[实用新型]用于低功耗VLSI的电荷自补偿多米诺电路

说明书

技术领域

本实用新型涉及一种低功耗电路，具体来说是一种应用电荷自补偿通路的低功耗多米诺电路，属于集成电路应用领域。 

背景技术

多米诺电路以其速度快、面积小的优良特性，被广泛应用于处理器的关键路径部分和存储器中，是高性能处理器和存储器最主流的动态逻辑电路。多米诺电路是CMOS电路的一个重要分支，可分为N和P两种类型，在实际电路中，通常N型和P型多米诺电路交替互连，以提高性能。标准的N型多米诺电路如图1所示，电路的工作原理如下：当时钟信号clock＝0时，为预充阶段，P1导通，动态结点被预充到高电平V_dd。当时钟信号clock＝1时，为求值阶段，P1管关闭，动态结点视下拉(PDN)网络有条件地放电：如果PDN存在从动态结点到地的直流通路，那么动态结点对地放电至低电平。否则，动态结点将借助于保持管P2保持高电平值V_dd，直到下一周期。标准的P型多米诺电路如图2所示，电路的工作原理与N型多米诺相反：当时钟信号clock＝1时，为电路的预放电阶段，N1导通，动态结点被放电到低电平Gnd。当clock＝0时，为求值阶段，N1管关闭，动态结点视上拉(PUN)网络有条件地充电：如果PUN网络存在从动态结点到电源V_dd的直流通路，那么动态结点充电至高电平。否则，动态结点将借助于保持管N2保持低电平Gnd，直到下一周期。 

由多米诺电路的工作原理可以看出，多米诺电路功耗较大，主要有两方面的原因：一方面由于多米诺电路采用了时钟控制信号clock，时钟频率的增加会导致电路动态功耗的不断增大。另一方面多米诺电路的逻辑转换比静态CMOS电路频繁的多，当下一个预充脉冲到来时，即使电路的输出将保持高电平，动态结点仍会预充电(或预放电)，在下一个求值周期再放电(再充电)，使电路的输出恢复为高电平，而静态CMOS电路的输出只会依赖于输入信号的变化，而与时钟信号无关。因此，与静态CMOS电路相比，多米诺电路的功耗较大。 

发明内容

本实用新型的目的是建立电荷自补偿通路，从而有效的降低多米诺电路的功耗，提高电路的性能。 

由多米诺电路的工作原理可以看出，如果电路求值后，N型动态结点由高变为低，P型动态结点由低变为高，下一周期预充(或预放电)阶段，N型动态结点由电源充电，P型多米诺电路动态结点对地放电，二者同时消耗充放电功耗，从而使动态功耗增大。因此，本实用新型建立了电荷自补偿通路，利用P型多米诺电路动态结点的放电对N型多米诺电路的动态结点充电，从而节约了充放电功耗，降低了动态功耗。但是，此通路必须具有两项判断功能，一是必须在预充(或预放电)阶段此通路才能开启，二是只有当N型多米诺电路的动态结点充电，P型多米诺电路的动态结点放电时此通路才有效。 

根据上述构想，本实用新型提出了一种用于低功耗VLSI的电荷自补偿多米诺电路。 

用于低功耗VLSI的电荷自补偿多米诺电路，包含有标准的N型和P型多米诺电路。标准的N型多米诺电路包括输入信号端，输出信号端，时钟信号端，上拉管P1，保持管P2，时钟管Nc，输出静态反相器和下拉网络(PDN)。标准的P型多米诺电路包括输入信号端，输出信号端，时钟信号端，下拉管N1，保持管N2，时钟管Pc，输出静态反相器和上拉网络(PUN)。该用于低功耗VLSI的电荷自补偿多米诺电路由标准的N型多米诺电路和标准的P型多米诺电路交替互联组成，包含P型时钟控制的自补偿通路、N型时钟控制的自补偿通路两种通路，其中： 

上述的P型时钟控制的自补偿通路：由PMOS管P_P，NMOS管N_P1和N_P2组成，P_P的栅极和源极连接于N型动态结点V_n，P_P的漏极连接N_P1的漏极，N_P1的源极连接N_P2的漏极，N_P2的源极和栅极连接P型动态结点V_p，N_P1的 栅极连接P时钟信号控制端。