[实用新型]双四位数码管模块

权利要求书

1.一种双四位数码管模块，其包括一块电路板和安装在所述电路板上的一输入插座、输出插座和一双四位数码管，其特征在于：

所述电路板中包含一移位寄存器电路和一控制驱动电路，其中输入信号和时钟信号通过所述输入插座输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述控制驱动电路中以控制驱动所述双四位数码管点亮，所述移位寄存器电路输出的输出信号和时钟信号通过输出插座输出；所述电路板上设置有便于该双四位数码管模块固定于其他物件上的穿孔。

2.根据权利要求1所述的双四位数码管模块，其特征在于：所述输出插座包括四个导电端子，分别为第一导电端子VCC、第二导电端子DOUT、第三导电端子CLK和第四导电端子GND，其中所述第二导电端子DOUT用于输出串行信号，第三导电端子CLK用于输出时钟信号。

3.根据权利要求1所述的双四位数码管模块，其特征在于：所述输入插座包括四个导电端子，分别为第一导电端子VCC、第二导电端子DATA、第三导电端子CLK和第四导电端子GND，其中所述第二导电端子DATA用于输入串行信号，第三导电端子CLK用于输入时钟信号。

4.根据权利要求3所述的双四位数码管模块，其特征在于：所述移位寄存器电路包括第一移位寄存器、第二移位寄存器、第一排阻、第二排阻、第三排阻和第四排阻。

5.根据权利要求4所述的双四位数码管模块，其特征在于：所述输入插座的第二导电端子DATA与第一移位寄存器的引脚DSA和引脚DSB电性连接，所述输入插座的第三导电端子CLK分别与第一移位寄存器和第二移位寄存器的引脚CP电性连接；所述第一移位寄存器的引脚Q0-Q3分别与第一排阻的左排引脚电性相连，所述第一移位寄存器的引脚Q4-Q7分别与第二排阻的左排引脚电性相连；第一移位寄存器的引脚Q7与第二移位寄存器的引脚DSA和引脚DSB电性相连；所述第二移位寄存器的引脚Q0-Q3分别与第三排阻的左排引脚电性连接，所述第二移位寄存器的引脚Q4-Q7分别与第四排阻的左排引脚电性连接。

6.根据权利要求5所述的双四位数码管模块，其特征在于：所述双四位数码管包括第一四位数码管和第二四位数码管，其中所述第一四位数码管和第二四位数码管为带时间点的4位共阳数码管。

7.根据权利要求4所述的双四位数码管模块，其特征在于：所述控制驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管。

8.根据权利要求7所述的双四位数码管模块，其特征在于：所述第一晶体管的基极与所述移位寄存器电路中的第四排阻的第一输出引脚电性连接，第一晶体管的集电极分别与所述第二晶体管、第三晶体管、第四晶体管和第五晶体管的发射极电性连接；第二晶体管、第三晶体管、第四晶体管和第五晶体管的基极分别与所述第三排阻的右排的引脚电性连接，其集电极分别与第一四位数码管的引脚COM00、引脚COM01、引脚COM02和引脚COM03电性连接；第六晶体管的基极与所述第四排阻的第二输出引脚电性连接，第六晶体管的集电极分别与所述第七晶体管、第八晶体管、第九晶体管和第十晶体管的发射极电性连接；第七晶体管、第八晶体管、第九晶体管和第十晶体管的基极分别与所述第四排阻的右排的引脚电性连接，其集电极分别与第二四位数码管的引脚COM10、引脚COM11、引脚COM12和引脚COM13电性连接。

9.根据权利要求1所述的双四位数码管模块，其特征在于：所述电路板为一矩形，其中所述输入插座和输出插座并列位于电路板的一个边上。