[实用新型]BCH编码解码电路

说明书

技术领域

本实用新型涉及通信领域中的信道编解码装置，特别涉及一种用于无线通信系统中具有纠错能力的BCH编码解码电路。

背景技术

BCH编解码器为一种前向纠错编解码器，通过增加冗余位的方式来获得前向纠错能力。目前的BCH编解码器都是专用编解码器，即针对某一种需求设计的编解码器，算法单一只能进行流水操作；无法配置和控制状态，只能用于特定的情况而不具备通用性和灵活性。

发明内容

鉴于现有技术存在的不足，本实用新型提供一种可进行配置和控制的、运算迅速的BCH编解码装置。

本实用新型为实现上述目的，所采取的技术方案是：一种BCH编码解码电路，其特征在于：包括FPGA器件，所述FPGA器件的内部电路连接为：控制器通过控制线分别与编码输入存储器、BCH编码器、编码输出存储器、解码输入存储器、BCH解码器、解码输出存储器连接，所述编码输入存储器、编码输出存储器分别通过数据线与BCH解码器连接，所述解码器输入存储器、解码输出存储器分别通过数据线与BCH解码器连接。

本实用新型的特点是：1、备选码型丰富，可配置为任意n<1024的BCH码，控制方式简单，操作灵活方便；2、采用专门设计的编解码算法，运算快捷；3、采用可编程逻辑器件实现，结构简单，可靠性高。

附图说明

图1为本实用新型电路连接框图。

图2为控制端口示意图。

图3为控制器电路连接框图。

图4为编码器电路连接框图。

图5为解码器电路连接框图。

具体实施方式

如图1所示，一种BCH编码解码电路，包括FPGA（现场可编程门阵列器件）器件， FPGA器件的内部电路连接为：控制器通过控制线分别与编码输入存储器、BCH编码器、编码输出存储器、解码输入存储器、BCH解码器、解码输出存储器连接，编码输入存储器、编码输出存储器分别通过数据线与BCH解码器连接，解码器输入存储器、解码输出存储器分别通过数据线与BCH解码器连接。控制口通过控制总线与控制器连接，数据输入端口通过数据总线分别与编码输入存储器、解码输入存储器连接，数据输出端口通过数据总线分别与编码输出存储器、解码输出存储器连接。编/解码器可以完成8种码型的BCH编/解码。控制器可以根据不同需求设置和控制1～8种码型的参数和状态。

如图2所示，图中A地址线、B启动脉冲控制线、C编解码控制线、D输出脉冲控制线、E运算完成指示信号线、F忙闲指示信号线，控制端口所示的编/解码控制方式为：控制总线由地址线、启动脉冲控制线、编解码控制线、输出脉冲控制线、运算完成指示信号线和忙闲指示信号线组成，地址线上的信号负责选择BCH码型；编解码控制线上的信号控制编码还是解码功能；启动脉冲控制线控制编解码的开始。工作时启动脉冲控制线上的启动脉冲将FPGA内部信号复位，脉冲过后数据线上的数据将会串行输入到编/解码存储器，当FPGA检测到输入完成后，启动BCH编/解码器，完成编/解码，将数据串行存储到编/解码输出存储器。当编/解码完成后，将运算完成指示信号线置为高电平。需要数据输出时，在输出脉冲控制线上输入输出脉冲信号，则编/解码输出存储器中的数据将会在输出端口数据线中串行顺序输出。忙闲指示信号线用于标识系统的忙闲状态。

如图3所示，控制器由配置电路、时序控制电路、存储器读写驱动电路和编/解码驱动电路组成。

如图4、5所示，BCH编解码实现方式为：BCH码型由配置文件预先设定，控制器可以通过控制总线在预设的1～8种BCH码型编解码型之间进行转换。BCH编码器由、生成多项式、反移位寄存器和门电路组成；BCH解码器由校正子运算器、关键方程运算器、搜索电路、延时器、加法器和门电路组成。