[实用新型]通用设备控制器

说明书

【技术领域】

本实用新型涉及一种通用设备控制器，特别涉及一种可直接支持非标准总线的设备控制器。

【背景技术】

现有IC控制器中都是针对标准总线设计的设备控制器，如：IIC控制器，IIS控制器等，对于那些非标准总线的设备就无法直接支持。

【实用新型内容】

本实用新型要解决的技术问题，在于提供一种通用设备控制器，可产生各种波形，可直接支持非标准总线的设备。

本实用新型是这样实现的：一种通用设备控制器，其特征在于：包括一第一控制器、一第二控制器、一寄存器、一时钟分频器、一FIFO、一GPIO，以及一主设备总线接口和一从设备总线接口；所述主设备总线接口、第一控制器、FIFO、第二控制器、GPIO依次连接；所述寄存器分别与第一控制器、第二控制器、时钟分频器、从设备总线接口连接；所述时钟分频器分别与所述从设备总线接口、第二控制器连接；所述第一控制器具有一中断输出。

本实用新型上述的通用设备控制器还可包括一DAC转换芯片，所述DAC转换芯片与所述GPIO连接。

本实用新型的优点在于：其是通过过软件算出各种波形，存储在寄存器中，因此只要通过设计软件即可以产生各种数字信号，也可通过设计软件达到控制多种不同总线的设备，使适用范围更广；另外，在GPIO之后加设一DAC转换芯片后可以转换成模拟信号，以产生任何一种波形。

【附图说明】

下面参照附图结合实施例对本实用新型作进一步的说明。

图1是本实用新型的结构原理框图。

【具体实施方式】

请参阅图1所示，本实用新型的通用设备控制器，包括一第一控制器1、一第二控制器2、一寄存器3、一时钟分频器4、一FIFO5、一GPIO6，以及一主设备总线接口7和一从设备总线接口8；所述主设备总线接口7、第一控制器1、FIFO5、第二控制器2、GPIO6依次连接；所述寄存器3分别与第一控制器1、第二控制器2、时钟分频器4、从设备总线接口8连接；所述时钟分频器4分别与所述从设备总线接口5、第二控制器2连接；所述第一控制器1具有一中断输出。

上述各部分的功能如下：

所述第一控制器1：用于通过主设备总线接口把波形数据从系统的内存读取到FIFO中；

所述第二控制器2：用于把FIFO中的波形数据传输到GPIO中；

所述寄存器3：用于存储本控制器的状态和配置参数；

所述时钟分频器4：用于对总线的时钟进行分频器，以致满足时序发生器所需要的时钟频率；

所述FIFO5：用于缓存各个通道的波形数据；

所述GPIO6：作为波形输出口；

所述主设备总线接口7：用于接收和访问总线数据，并转发到其它模块；

所述从设备总线接口8：用于接收总线数据，并转发到其它模块。

本实用新型的工作流程分为第一控制器部分和第二控制器部分，其步骤分别如下：

第一控制器部分：

11、从寄存器3中读出启动标志位，判断是否启动，是：跳到第12步；否：继续从读取启动标志位，并进行判断。

12、从寄存器3读出波形数据的起始地址存到一指针中。

13、判断FIFO5是否为满？是：跳到下一步；否：通过主设备总线接口7访问内存控制器(未图示)，从指针指向的内存中读出一段波形数据存放到FIFO5中，并把指针地址加上读出的长度。

14、判断是否读取完毕，是：清除启动标志位，启动中断输出，并跳到第11步，否：跳到第13步。

第二控制器部分：

21、判断FIFO5是否非空？是：跳到下一步，否：执行本步。

22、读出FIFO5的数据(数据A)，数据A与寄存器3中的GPIO6使能标志位相与运算得到数据B，把数据B送到GPIO。跳到第21步。

较佳的，本实用新型另一实施例的通用设备控制器还可包括一DAC转换芯片9，所述DAC转换芯片9与所述GPIO6连接，所述DAC转换芯片9可以将GPIO6输出的数字信号转换成模拟信号，如此可以产生任何一种波形。

本实用新型的优点在于：其是通过过软件算出各种波形，存储在系统内存中，因此只要通过设计软件即可以产生各种数字信号，也可通过设计软件达到控制多种不同总线的设备，使适用范围更广；另外，在GPIO之后加设一DAC转换芯片后可以转换成模拟信号，以产生任何一种波形。