[实用新型]一种数字视音频延时电路无效
| 申请号： | 201020607609.2 | 申请日： | 2010-11-16 |
| 公开（公告）号： | CN201846405U | 公开（公告）日： | 2011-05-25 |
| 发明（设计）人： | 胡强;曾泽君;王卫;龚克宇;罗欢 | 申请（专利权）人： | 成都东银信息技术股份有限公司 |
| 主分类号： | H04N5/222 | 分类号： | H04N5/222;H04N5/262 |
| 代理公司： | 成都九鼎天元知识产权代理有限公司 51214 | 代理人： | 徐宏;吴彦峰 |
| 地址： | 621041 四川省成都市高*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 数字 音频 延时 电路 | ||
1.一种数字视音频延时电路，其特征在于包括数字视音频数据处理及写入电路（10）、数据读写控制电路（20）、数字视音频数据处理及输出电路（30）、存储体电路（40）和电源供电电路（50）；所述存储体电路（40）分别与所述数字视音频数据处理及写入电路（10）、数据读写控制电路（20）、数字视音频数据处理及输出电路（30）相连接，所述电源供电电路（50）用于提供电源给视频延时电路。
2.如权利要求1所述的数字视音频延时电路，其特征在于所述数字视音频数据处理及写入电路（10）包括数字视音频输入电路（11）、ITU656转换为ITU601电路（12）、ITU601+I2S数据写入DDR电路（13）；所述数字视音频输入电路（11）依序与ITU656转换为ITU601电路（12）、 ITU601+I2S数据写入DDR电路（13）相连接。
3.如权利要求2所述的数字视音频延时电路，其特征在于所述数据读写控制电路（20）包括CPU控制电路（21）、DDR写入地址发生器（22）、DDR写入控制电路（23）、时钟发生器（24）、DDR读出地址发生器（25）以及DDR读出控制电路（26）；所述DDR DDR写入地址发生器（22）通过所述DDR写入控制电路（23）与存储体（40）相连接，所述DDR读出地址发生器（25）通过DDR读出控制电路（26）与所述存储体（40）相连接。
4.如权利要求3所述的数字视音频延时电路，其特征在于所述数字视音频数据处理及输出电路（30）包括数字视音频输出电路（31）、ITU601转换为ITU656电路（32）、以及从DDR读取ITU601+I2S数据电路（33）；所述从DDR读取ITU601+I2S数据电路（33）依序与ITU601转换为ITU656电路（32）、数字视音频输出电路（31）相连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都东银信息技术股份有限公司，未经成都东银信息技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201020607609.2/1.html，转载请声明来源钻瓜专利网。
