[实用新型]基于统一断面数据采集的断路器智能组件

权利要求书

1.一种基于统一断面数据采集的断路器智能组件， 包括机箱，在机箱内设置有总线式背板，其特征在于：在总线式背板上插接有核心插件CPUS、电源插件、工频信号采集插件、操作回路插件、状态监测采集插件、合并单元插件，所述核心插件CPUS分别与电源插件、工频信号采集插件、操作回路插件、状态监测采集插件、合并单元插件相通信。

2.根据权利要求1所述的基于统一断面数据采集的断路器智能组件，其特征在于：所述核心插件CPUS包括通讯管理单元PPC、与通讯管理单元相通信的FPGA采集单元、与FPGA采集单元相通信的DSP运算单元。

3.根据权利要求2所述的基于统一断面数据采集的断路器智能组件，其特征在于：通讯管理单元PPC包含2个百兆以太光口，3个百兆电口，所述两个电口为MMS通信以太网口，以IEC61850通信协议与上位管理机通信；两个光口为GOOSE通信以太网口，负责GOOOSE实时报文处理，实现装置联锁及跳合闸操作，完成智能终端功能，还包括一个内部以太电口用于和液晶CPU通讯。

4.根据权利要求2所述的基于统一断面数据采集的断路器智能组件，其特征在于：所述DSP分别与电源插件中的开入开出模块及操作回路插件相相通信。

5.根据权利要求2所述的基于统一断面数据采集的断路器智能组件，其特征在于：所述FPGA采集单元接受工频信号采集插件的采样及数据，同时接受DSP运算单元采集的32路外部开入信号，接收外部B码对时信号，并通过本地解码提取秒脉冲、同步采样脉冲，同时FPGA每半个周波计算所有通道的基波向量，联同采样值带时标一起存入4个周波存储深度的缓冲区，通过本地16位数据总线方式把AD数据发布给通讯管理单元PPC和DSP运算单元。

6.根据权利要求1所述的基于统一断面数据采集的断路器智能组件，其特征在于：所述机箱为标准6U、1/2机箱。

7.根据权利要求2所述的基于统一断面数据采集的断路器智能组件，其特征在于：所述通讯管理单元PPC和DSP运算单元之间的数据交互通道为双口RAM形式。

8.根据权利要求2所述的基于统一断面数据采集的断路器智能组件，其特征在于：所述合并单元插件包括通讯CPU，合并单元插件的第二FPGA同步接受由核心插件CPUS的FPGA采集单元通过差分总线发来的采样数据，经过整理传送给通讯CPU，由通讯CPU决定按照IEC 61850-9-2标准向过程层网络发送或者以IEC 60044-8协议通过串行光纤口发送。

9.根据权利要求1-8中任一项所述的基于统一断面数据采集的断路器智能组件，其特征在于：所述状态监测采集插件包括6隔离采样回路和9路光纤测温模块。