[实用新型]对位置传感器的正余弦信号细分和数据编码的装置

权利要求书

1.对位置传感器的正余弦信号进行细分和数据编码的装置，其特征在于，所述装置具体包括：

编码器，用于输出1Vpp的正弦差分信号、1Vpp的余弦差分信号以及一周信号；

第一信号调理模块，用于对从编码器输出的1Vpp正弦差分信号进行处理，滤除其输入的噪声，并将信号进行2倍放大；

第二信号调理模块，用于对从编码器输出的1Vpp余弦差分信号进行处理，滤除其输入的噪声，并将信号进行2倍放大；

第一模数转换器，用于对从第一信号调理模块出来的正弦差分信号进行高速采样；

第二模数转换器，用于对从第二信号调理模块出来的余弦差分信号进行高速采样；

第一比较器，用于将编码器的余弦差分信号整形，变成过零脉冲信号；

第二比较器，用于将编码器的正弦差分信号整形，变成过零脉冲信号；

第三比较器，用于将一周信号进行整形，产生一个脉冲信号；

FPGA模块，用于对从第一比较器、第二比较器、第三比较器、第一模数转换器以及第二模数转换器中输出的信号进行预处理以及对从DSP模块中输出的绝对细分位置值进行数据编码处理；

DSP模块，用于对从FPGA模块中输出的数据进行补偿与计算；

输出模块，用于将FPGA模块中输出的串行数据进行数据输出；

所述编码器的正弦信号输出端分别与第二比较器和第一信号调理模块相连接，所述第二比较器的正弦过零脉冲信号输出端与FPGA模块相连接，所述第一信号调理模块与第一模数转换器相连接，第一模数转换器的的正弦数据的信号输出端与FPGA模块相连接；

所述编码器的余弦信号输出端分别与第一比较器和第二信号调理模块相连接，所述第一比较器的余弦过零脉冲信号输出端与FPGA模块相连接，所述第二信号调理模块与第二模数转换器相连接，第二模数转换器的余弦数据的信号输出端与FPGA模块相连接；

所述编码器的一周信号输出端与第三比较器相连接，第三比较器的一周信号脉冲信号输出端与FPGA模块相连接；

所述FPGA模块分别与DSP模块和输出模块相连接。

2.根据权利要求1所述的对位置传感器的正余弦信号进行细分和数据编码的装置，其特征在于，所述FPGA模块具体包括：数据预处理模块、数据编码模块以及采样控制模块，所述数据预处理模块的预处理数据输出端与DSP模块的相连接，所述DSP模块的位置值输出端与数据编码模块相连接，且数据编码模块的串行数据输出端与输出模块相连，所述采样控制模块与第一模数转换器和第二模数转换器相连接。