[实用新型]一种反熔丝型FPGA系统复位电路

权利要求书

1.一种反熔丝型FPGA系统复位电路，其特征在于：它包括外部复位门限电路、上电复位信号生成电路和异步复位信号生成电路；所述外部复位门限电路与异步复位信号生成电路连接，为异步复位信号生成电路提供外部复位信号；上电复位信号生成电路与异步复位信号生成电路连接，它为异步复位信号生成电路提供上电复位信号；异步复位信号生成电路接收外部复位信号和上电复位信号，生成异步复位信号，并对该异步复位信号进行同步释放。

2.根据权利要求1所述的电路，其特征在于：所述的外部复位门限电路包括上拉电阻(2)、第一匹配电阻(5)、第一匹配电容(4)、第一反向器(6)、隔直电容(7)、第二匹配电阻(8)、第一保护二极管(3)和第二保护二极管(9)；上拉电阻(2)的一端与电源连接，另一端与第一匹配电阻(5)的一端和第一保护二极管(3)的正端连接；第一保护二极管(3)的负端接收遥控复位信号；第一匹配电阻(5)的另一端与第一匹配电容(4)的一端和第一反向器(6)的输入端连接；第一匹配电容(4)的另一端接地；第一反向器(6)的输出端与隔直电容(7)的一端连接；隔直电容(7)的另一端与第二保护二极管(9)的负端、第二匹配电阻(8)的一端和第二反向器(10)的输入端连接；第二匹配电阻(8)的另一端和第二保护二极管(9)的正端接地；第二反向器(10)的输出端与异步复位信号生成电路的第一输入端和第二输入端连接，向外输出外部复位信号。

3.根据权利要求2所述的电路，其特征在于：所述的上拉电阻(2)取值2kΩ、第一匹配电阻(5)的阻值为10kΩ、第一匹配电容(4)的电容为0.47μF。

4.根据权利要求1所述的电路，其特征在于：所述的上电复位信号生成电路包括第三匹配电阻(14)、第二匹配电容(15)、第三反向器(16)和第四反向器(17)；第三匹配电阻(14)的一端与电源连接，第三匹配电阻(14)的另一端与第二匹配电容(15)的一端和第三反向器(16)的输入端连接；第二匹配电容(15)的另一端接地；第三反向器(16)的输出端与第四反向器(17)的输入端连接；第四反向器(17)的输出端与异步复位信号生成电路的第三输入端和第四输入端连接，向外输出上电复位信号。

5.根据权利要求4所述的电路，其特征在于：所述的第三匹配电阻(14)的阻值为750kΩ、第二匹配电容(15)的电容为0.47μF。

6.根据权利要求1所述的电路，其特征在于：所述的异步复位信号生成电路包括第一BUFFER(11)、第二BUFFER(12)、第三BUFFER(18)、第四BUFFER(19)、第一逻辑或门(13)、第二逻辑或门(20)、逻辑与门(21)、第一D触发器(23)和第二D触发器(24)；

第一逻辑或门(13)的第一输入端为异步复位信号生成电路的第一输入端，第一BUFFER(11)的输入端为异步复位信号生成电路的第二输入端；

第一BUFFER(11)的输出端与第二BUFFER(12)的输入端连接，第二BUFFER(12)的输出端与第一逻辑或门(13)的第二输入端连接；第一逻辑或门(13)的输出端与逻辑与门(21)的第一输入端连接；

第二逻辑或门(20)的第一输入端为异步复位信号生成电路的第三输入端，第三BUFFER(18)的输入端为异步复位信号生成电路的第四输入端；

第三BUFFER(18)的输出端与第四BUFFER(19)的输入端连接；第四BUFFER(19)的输出端与第二逻辑或门(20)的第二输入端连接；

第二逻辑或门(20)的输出端与逻辑与门(21)的第二输入端连接；逻辑与门(21)的输出端与第一D触发器(23)的清零端和第二D触发器(24)的清零端连接；第一D触发器(23)的时钟输入端接收时钟信号，第一D触发器(23)的输出端与第二D触发器(24)的输入端连接；第二D触发器(24)的时钟输入端接收时钟信号；第二D触发器(24)的输出端向外发出异步复位信号。

7.根据权利要求6所述的电路，其特征在于：所述的异步复位信号生成电路基于FPGA实现。

8.根据权利要求7所述的电路，其特征在于：所述的异步复位信号生成电路基于被复位的反熔丝FPGA实现。