[实用新型]一种低功耗可编程分频器

说明书

技术领域

本实用新型涉及一种毛刺消除可编程计数器，主要应用于射频锁相环中的可编程分频器电路。具有毛刺消除能力强，功耗低，可编程范围广，结构简单，思路新颖等特点。

背景技术

在射频收发机前端电路中，频率综合器为信号的上混频、下混频提供稳定，低噪声的本振信号，并且信号的传输提供频带的切换。射频锁相环是实现频率综合器的一种有效结构。在射频锁相环电路中，可编程分频器是其中的主要模块，通过控制其自身的分频比，实现信号频带的切换。

可编程分频器的实现方法有多种，包括二分频级联可编程分频器、基于双模前置预分频的可编程分频器以及基于可编程除N计数器的可编程分频器。二分频级联可编程分频器实现的分频比范围较窄，只能是2的整数倍。基于双模前置预分频的可编程分频器和基于可编程除N计数器的可编程分频器，实现的分频比较宽；然而基于可编程除N计数器结构的可编程分频器，由于可编程负载较大，使得电路内部有较大的延时，影响了可编程分频器的速度。基于双模前置预分频的可编程分频器结构速度较快，可编程范围较宽，在这三种结构中应用最为广泛。

传统的基于双模前置预分频的可编程分频器结构框图如图7所示。该可编程分频器由三部分构成：N/N+1双模前置分频器，P位可编程计数器和S位吞咽计数器。N/N+1双模前置分频器的分频输出作为P位可编程计数器和S位吞咽计数器的参考频率。在电路工作之初，P位可编程计数器和S位吞咽计数器同时开始计数，S位吞咽计数器输出的模控制信号控制N/N+1双模前置分频器实现N+1分频，当S位吞咽计数器计数了S个脉冲时，计数结束，使得输出模控制信号发生翻转，控制N/N+1双模前置分频器实现N分频，此时P位可编程计数器继续计数，指导计数结束，输出复位脉冲，可编程分频器开始下一阶段的分频工作。可编程分频器最终可以实现的分频比为PN+S(P≥N，N＞S)，对于一个确定的设计，N定值，P和S为可编程变量。为实现连续的分频，对一个确定的N值，若P也固定，S的取值需从0～P-1连续取值，那么总的分频比就能实现从PN～PN+(P-1)连续；对一个确定的N值，P每变化一次，S从0～P-1连续取值，就可实现连续的分频要求。这种结构的连续最小分频比为P²，最大的分频比为NP_max+S_max。此种可编程分频器最大的缺点是，P位可编程计数器和S位吞咽计数器分别需要一个D触发器级联构成的计数器主体电路，为电路带来了大量的延时，功耗也相对较大。本实用新型中涉及的一种可 编程范围较宽的可编程分频器，巧妙的将P位可编程计数器和S位吞咽计数器合而为一，共用一个D触发器链，有效的降低了功耗和延时，提高了可编程分频器的性能。

发明内容

技术问题：本实用新型的目的是：设计一种低功耗可编程分频器，其可以将可编程计数器和吞咽计数器合而为一，共用一个D触发器链构成的计数器主体电路，有效的降低了功耗和延时，同时采用合理的设计可编程计数控制电路和吞咽计数控制电路，消除了组合逻辑内部的潜在毛刺，进一步优化了噪声性能。

技术方案：为解决上述技术问题，本实用新型提供的技术方案为：一种低功耗可编程分频器，该可编程分频器电路包括N/N+1双模前置分频器电路和与N/N+1双模前置分频器电路通讯的可编程计数器电路，N自然数，其中可编程计数器电路包括异步计数器主体电路、可编程计数控制电路、吞咽计数控制电路、复位脉冲产生电路和计数器输出产生电路；

可编程计数器电路的频率输入由N/N+1双模前置分频器输入，N/N+1双模前置分频器电路分频以后的输出作为可编程计数器电路的计数时钟，模控制信号由可编程计数器电路的计数器输出产生电路产生，控制N/N+1双模前置分频器实现N分频或N+1分频；

计数时钟通过异步计数器主体电路产生6位分频输出信号，该6位分频输出信号分别输入可编程计数控制电路和吞咽计数控制电路；可编程计数控制字和6位分频输出信号同时输入可编程计数控制电路产生可编程计数输出；吞咽计数控制字和6位分频输出信号同时输入吞咽计数控制电路产生吞咽计数输出；可编程计数输出和吞咽计数输出分别输入复位脉冲产生电路，产生的第一输出信号和第二输出信号分别输入计数器输出产生电路后产生模控制信号；复位脉冲产生电路的复位信号输出连接异步计数器主体电路的复位端；

可编程控制字由可编程计数控制字和吞咽计数控制字两部分组成，可编程计数输出和吞咽计数输出均可以被改变，使得可编程计数器电路的可编程范围展宽。