[实用新型]基于低成本多路并行高速率的A/D采样电路板

说明书

技术领域

本实用新型涉及一种可广泛使用的数字信号处理技术，该项技术主要涉及高速数据采集方面。

背景技术

以现代通信理论为基础，以数字信号处理为核心，以微电子技术为支撑的软件无线电技术在最近几年取得了极大发展，引起了包括军事通信、个人移动通信、微电子以及计算机等电子领域的巨大关注和广泛兴趣。但是，由于受半导体技术的限制，从射频信号直接数字化几乎是不可能的。而中频信号的数值化所需A/D，以及后续数字中频信号处理所需的FPGA、DSP等器件，在一定程度上满足了软件无线电的要求。

随着近年来数字信号处理技术的发展，许多理论，比如欠采样、信号多相滤波等日益成熟，都为中频数字化，甚至宽带中频信号的数字化处理提供了实现的基础。

因此，以较低成本对中频信号进行并行高速数字信号处理是实现软件无线电的重要途径。

在传统信号处理中，多路并行数据采样系统在各个通道间必然存在差异，从而会引入新的误差，使得整体性能下降。一个误差来源是由于所需精度的时钟在目前的技术条件下是很难做到的，而各路之间的时延不等造成了采样实际上是非均匀采样，从而引起采样点偏移；另一个来源是通道间增益不一致。这些误差使得输入信号被多通道并行系统采样后难以无失真地复合。但这两种误差都只与电路结构与采样器件有关，属于系统误差，在采样系统构成后可以经过误差测量，采用软件方式进行修正。

发明内容

本实用新型解决其技术问题所采用的技术方案是：一种基于低成本多路并行高速率的A/D采样电路板，包括模拟信号输入电路、时钟产生和分配模块、ADC模块、FPGA模块和DSP模块；所述模拟信号处理模块主要实现对模拟信号的输入，以驱动ADC模块；时钟产生和分配模块为ADC模块提供同一时钟基准；FPGA模块和DSP模块主要用于将经过高速采样处理后形成的数字信号进行采样校正和验证效果。

依据以前分析，本项高速数据采样技术从软、硬两个方向进行具体设计实现：

1.硬件方面

l采用较精确的时钟芯片和分配芯片；

l时钟、输入模拟信号等在印制电路板上走线要严格等长；

l对各A/D芯片提供精确的同一参考电压，并使用同一电源芯片。

为验证相关设计有效性，本方案设计了相关电路图，具体原理参见图1，由此可见硬件模块分为5部分，分别为：模拟信号输入模块，时钟产生和分配模块，并行ADC模块，FPGA模块和DSP模块。其中前3个模块我们统称为采集部分，后两个部分我们统称为存储分析部分。

a)模拟信号输入模块

采用一块宽带差分运放AD8351组成，它完成的主要功能是对模拟输入信号进行单端转差分操作以驱动ADC，以获得最好的采样效果。

b)时钟产生和分配模块

这个模块主要是由一块ADF4360-7和一块AD9510组成，其中ADF4360-7负责产生等效采样时钟，AD9510负责将这个时钟4分频并输出依次相移90度的4路LVPECL信号来分别驱动4块ADC。

c)ADC模块

采用4块AD9480来进行并行采样，在PCB制版时严格保证时钟线和模拟信号输入线到每块ADC的距离等长，并采用ADR510作为运放和4块ADC的统一参考电压源。

d)FPGA模块

选择了XLINX公司的XC3S400PQ208-4来接收AD9480输出的LVDS电平的时钟和数据，并存放在内部RAM中，共存32KBytes(相当于每路8KBytes)。后通知DSP读入数据进行采样效果的检验和误差校正(现阶段先在DSP中实现误差校正算法，以后会分解算法并在FPGA中实时实现)。

e)DSP模块

选择TMS320VC5509A来进行采样效果的验证和初期的误差校正工作，DSP通过EMIF接口和FPGA通信，从FPGA内部实现的FIFO中读出数据并处理。

2.软件方面

在高速数据采集过程中，误差引入过程相对比较复杂，此处就不再就此做理论分析。但是其主要误差主要归结为三类：

a)A/D偏置幅度非均匀引入误差

A/D的偏置误差对系统的影响是产生和A/D个数相同的附加频率分量，附加频率分量位于和采样频率和A/D个数有关的固定频率点上，并且等间隔地分布在频率轴上，其位置和输 入信号的频率无关。

b)A/D增益幅度非均匀引入误差