[实用新型]多路自适应泛速率码速调整装置

权利要求书

1.多路自适应泛速率码速调整装置，包括支路数据的时钟提取模块，其特征在于，所述支路数据的时钟提取模块包括转码器、鉴相器、最窄脉冲检测器和动态分频器；其中转码器经鉴相器与最窄脉冲检测器相连，最窄脉冲检测器连接动态分频器；鉴相器和动态分频器的时钟控制端连接高频时钟的输出端；

转码器将输入的支路数据中的归零码元进行过零提取，整形为不归零码元；

鉴相器将转码器输出的不归零码元输入到鉴相器中的两个相连的移位寄存器；两移位寄存器在高频时钟的驱动下，输出相位相差一个高频时钟周期大小的数据码流，上述两路数据码流经过逻辑运算，鉴别出码元的上升沿和下降沿；当输入的数据码流有上升沿或下降沿时，鉴相器中的边沿检测电路输出一个宽度为一个高速时钟周期的脉冲；

最窄脉冲检测器将鉴相器输出的脉冲的跳变沿作为闸门信号去控制高频时钟驱动的计数器的计数，先保存两跳变沿之间的计数值到计数寄存器中，后续计数值与计数寄存器中的计数器值进行比较，保存较小的计数值；

动态分频器将计数寄存器中的计数值送入分频器，作为对本地高频时钟的分频系数，分频器输出的时钟频率即为支路数据的时钟频率。

2.根据权利要求1所述的多路自适应泛速率码速调整装置，其特征在于：动态分频器还与一个状态转移器相连，该状态转移器的时钟控制端连接高频时钟的输出端；状态转移器在计数器的计数值达到计数寄存器中保存的计数值的一半时，输出反转电平，由此输出占空比为50％的时钟。

3.根据权利要求1所述的多路自适应泛速率码速调整装置，其特征在于：转码器的输出端和鉴相器的输入端之间还接有滤波器，该滤波器将转码器输出不归零码元中的毛刺滤除后再输入鉴相器的移位寄存器中。

4.根据权利要求1所述的多路自适应泛速率码速调整装置，其特征在于：最窄脉冲检测器的输出端和动态分频器的输入端之间还接有去抖动器，该去抖动器对前向抖动和后向抖动分别处理，消除了抖动累积。

5.根据权利要求2所述的多路自适应泛速率码速调整装置，其特征在于：动态分频器的输出端上接有同步修正器，该同步修正器的输入端与转码器的输出端相接，同步修正器的输出端包括同步时钟输出端和同步码元输出端，其中同步时钟输出端与状态转移器的输入端相连；该同步修正器将非归零码元与提取的支路数据的时钟调整为同步时钟和同步码元。