[实用新型]一种叠层片式压敏电阻排用测试装置

说明书

技术领域

本实用新型涉及测试装置，特别是涉及一种叠层片式压敏电阻排用测试装置及其测试方法。

背景技术

在同一印刷电路板(Printed Circuit Board，缩略词为PCB)线路采用多个片式压敏电阻时，常常占用过多线路面积，导致电路复杂化，带来电路设计、维护方面的隐患。而片式压敏电阻排作为一种新型压敏元件，能够在同一单体上集成多个压敏电阻并且每个压敏电阻与表层电阻层构成RC回路，不仅缩小产品体积的优势，还具有压敏电阻的防护静电放电(ElectroStatic Discharge，缩略词为ESD)和电磁干扰(ElectromagneticInterference，缩略词为EMI)的效果，正在应用于多功能化、微型化的通信、消费类电子产品上。片式压敏电阻排结构复杂，测试参数多，至今尚未见有叠层片式压敏电阻排用测试装置的相关报道。

发明内容

本实用新型所要解决的技术问题是弥补上述现有技术的缺陷，提供一种叠层片式压敏电阻排用测试装置。

本实用新型的技术问题通过以下技术方案予以解决。

这种叠层片式压敏电阻排用测试装置，包括夹具、设有测试按钮的控制台和参数测试仪，所述夹具放置在所述控制台上，且与所述参数测试仪连接。

这种叠层片式压敏电阻排用测试装置的特点是：

所述夹具设有包括导电测试针的夹具PCB和夹具定位板，所述夹具与所述参数测试仪连接是所述夹具PCB的导电测试针的针帽端与所述参数测试仪连接，所述导电测试针的各个针脚端与被测试的叠层片式压敏电阻排产品相对应的各个外电极充分接触，以确保测试的准确性。

所述夹具定位板是设有机械定位探头的定位板，通过机械定位探头将叠层片式压敏电阻排产品精确定位于所述夹具定位板的相应位置，进而夹紧定位在控制台上。

本实用新型的叠层片式压敏电阻排用测试装置技术问题通过以下进一步的技术方案予以解决。

所述控制台是由个人计算机(Personal Computer缩略词为PC)系统控制的控制台，所述PC系统分别与所述控制台和所述参数测试仪连接，所述参数测试仪按照设定的程序依次测试叠层片式压敏电阻排产品的各项性能参数，并将测试数据传送至所述PC系统。

所述控制台包括控制主板和外箱，所述控制主板设有控制台程序，按设定程序向所述参数测试仪发送指令。

所述PC系统是设有测试控制程序的微机系统。所述PC系统用于控制所述参数测试仪采集测试数据，以及将所述参数测试仪传送的测试数据与设定的标准参数值进行对比分析，判定叠层片式压敏电阻排产品的各项性能参数是否合格，并将判定结果通过显示器显示，反馈给操作者。

优选的是，所述PC系统是采用Pentium4处理器的设有测试控制程序的微机系统。

所述参数测试仪包括压敏电阻直流参数测试仪和压敏电阻静态电容测试仪，所述压敏电阻直流参数测试仪用于测试叠层片式压敏电阻排产品直流参数，包括压敏电压Vb、漏电流IL、绝缘阻抗CrossIR和直流阻抗R_DC，并计算非线性系数α值，所述压敏电阻静态电容测试仪用于测试叠层片式压敏电阻排产品静态电容参数，包括电容C和损耗因子DF。

本实用新型与现有技术对比的有益效果是：

本实用新型装置结构简单，操作方便，且信息反馈简单直观，测试数据直接显示在PC系统显示器上，适用于测试叠层片式压敏电阻排的各项电性参数并进行判定，利于对叠层片式压敏电阻排进行分选。

附图说明

图1是本实用新型具体实施方式的整体结构示意图；

图2是图1的夹具结构示意图；

图3是图2的夹具PCB和夹具定位板局部放大图；

图4是图3的十端子八联叠层片式压敏电阻排产品的端子示意图；

图5是图4的产品内部器件连接示意图。

具体实施方式

下面结合具体实施方式并对照附图对本实用新型进行说明。

一种如图1～3所示的叠层片式压敏电阻排用测试装置，包括夹具5、设有测试按钮的由PC系统4控制的控制台1、压敏电阻直流参数测试仪2和压敏电阻静态电容测试仪3。夹具5设有包括导电测试针的夹具PCB 6和夹具定位板7，夹具PCB 6的导电测试针8的针帽端与压敏电阻直流参数测试仪2和压敏电阻静态电容测试仪3连接，夹具定位板7是设有机械定位探头的定位板。十端子八联叠层片式压敏电阻排产品9的十个端子和内部器件连接如图4、5所示。