[实用新型]DDR2转DDR3子卡

权利要求书

1.一种DDR2转DDR3子卡，其特征在于，包括：DDR2对接接口、与DDR2对接接口电性连接的DDR3接口、及与DDR3接口电性连接的转换电路模块；该DDR2对接接口包括数个DDR2信号管脚，DDR3接口包括与数个DDR2信号管脚分别对应的通用信号引脚、事件信号引脚、复位输入信号引脚、及数个DDR3电压信号引脚，该数个通用信号引脚分别与其对应的DDR2信号管脚电性连接，事件信号引脚、复位输入信号引脚、及数个DDR3电压信号引脚分别与转换电路模块电性连接。

2.如权利要求1所述的DDR2转DDR3子卡，其特征在于，所述数个DDR2信号管脚包括数据传输信号管脚、检查应答信号管脚、写数据时钟信号管脚、数据选通信号管脚、地址信号管脚、区块寻址信号管脚、行地址选择信号管脚、列地址选择信号管脚、写入信号管脚、时钟信号管脚、片选信号管脚、高电平有效信号管脚、核心整合终结器信号管脚、SPD地址输入信号管脚、SPD数据输入/输出信号管脚、SPD时钟输入信号管脚、内存SPD芯片的工作电压信号管脚、存储总线电压信号管脚、及电源线信号管脚。

3.如权利要求2所述的DDR2转DDR3子卡，其特征在于，所述数个通用信号引脚包括数据传输信号引脚、检查应答信号引脚、写数据时钟信号引脚、数据选通信号引脚、地址信号引脚、区块寻址信号引脚、行地址选择信号引脚、列地址选择信号引脚、写入信号引脚、时钟信号引脚、片选信号引脚、高电平有效信号引脚、核心整合终结器信号引脚、SPD地址输入信号引脚、SPD数据输入/输出信号引脚、SPD时钟输入信号引脚、内存SPD芯片的工作电压信号引脚、存储总线电压信号引脚、及电源线信号引脚，该数个通用信号引脚分别与其相对应的DDR2信号管脚电性连接。

4.如权利要求3所述的DDR2转DDR3子卡，其特征在于，所述写数据时钟信号管脚包括高、低电平写数据时钟信号管脚，写数据时钟信号引脚包括高、低电平写数据时钟信号引脚，该高电平写数据时钟信号管脚与高电平写数据时钟信号引脚对应电性连接，低电平数据时钟信号管脚与低电平写数据 时钟信号引脚对应电性连接。

5.如权利要求3所述的DDR2转DDR3子卡，其特征在于，所述行地址选择信号管脚、列地址选择信号管脚、写入信号管脚、及片选信号管脚均为低电平信号管脚，行地址选择信号引脚、列地址选择信号引脚、写入信号引脚、及片选信号引脚均为低电平信号引脚。

6.如权利要求3所述的DDR2转DDR3子卡，其特征在于，所述DDR2对接接口内包括三组时钟信号管脚，DDR3接口内包括两组时钟信号引脚，该三组时钟信号管脚中的任意两组分别与DDR3的两组时钟信号引脚电性连接。

7.如权利要求1所述的DDR2转DDR3子卡，其特征在于，所述转换电路模块内包括有数个电阻、电容、及线性电路，所述事件信号引脚电性连接有一1K欧姆电阻；复位输入信号引脚一端电性连接一1K欧姆电阻，另一端电性连接一1UF/10V电容后接地，该分别与事件信号引脚及复位输入信号引脚电性连接的两1K欧姆电阻的另一端均用于与主板的内存插槽电压电性连接。

8.如权利要求7所述的DDR2转DDR3子卡，其特征在于，所述数个DDR3电压信号引脚包括总线参考电压信号引脚、命令与地址参考电压信号引脚、及线路终端电压信号引脚，该总线参考电压信号引脚、及命令与地址参考电压信号引脚一端均分别电性连接两15欧姆电阻，另一端均分别电性连接一10UF/10V电容与一0.1UF/10V电容，该10UF/10V电容、0.1UF/10V电容、及其中一15欧姆电阻的另一端均接地，另一15欧姆电阻的另一端用于与主板的内存插槽电压电性连接，线路终端电压信号引脚与线性电路电性连接。

9.如权利要求1所述的DDR2转DDR3子卡，其特征在于，所述DDR3接口、及与DDR3接口电性连接的转换电路模块均设于一电路板上，该电路板一侧与一卡槽相固定，DDR2对接接口依次并行排布于该卡槽背向电路板的一侧，该卡槽两端还分别设有一可活动连接的卡扣部。