[发明专利]升压电路

说明书

技术领域

本发明涉及升压电路。

背景技术

近年来，对于作为非易失性存储装置的闪存，提出了以单一的电源电压或低电源电压读出数据、改写数据的要求，在实施各种动作时，需要以片上(on-chip)方式提供正升压电压和负升压电压的升压电路。

此外，在CMOS加工中的非易失性存储装置或模拟电路的动作余量确保技术中，升压电路技术也变得越来越重要。

图14表示现有的升压电路的结构(参照专利文献1)。升压电路900输入彼此相位不同的2个时钟信号CLK1、CLK2实施升压动作。901a～901e是从前级向后级输送电荷的电荷输送部件(cell)，902a～902d是对电荷输送部件的输出进行升压的升压电容。

图15是电荷输送部件901a～901e的详细图。903是电荷输送晶体管，904、905是根据成为对象的电荷输送部件901a～901e的输入切换作为对象的电荷输送部件901a～901e的前级电荷输送部件的输入电压、或作为对象的电荷输送部件901a～901e的输出电压的开关晶体管。

接下来，参照图16对图14所示的升压电路900的动作进行简单说明。

首先，在时刻T1的状态下，时钟信号CLK1从“L”变为“H”，升压电容902a、902c被升压。由此，电荷输送部件901a、901c的输出端子OUT被升压，电荷输送部件901a和901c的开关晶体管905处于导通状态，电荷输送晶体管903被设定为非导通状态。同时电荷输送部件901b、901d的开关晶体管904处于导通状态，电荷输送晶体管903处于导通状态。通过上述动作，被升压的电荷输送部件901a、901c的输出端子的电荷，被输送至电荷输送部件901b、901d的输出端子。

在时间Ttrans之后的时刻T2的状态下，时钟信号CLK2从“L”变为“H”，升压电容902b、902d被升压。由此，电荷输送部件901b、901d的输出端子OUT被升压，电荷输送部件901b和901d的开关晶体管905处于导通状态，电荷输送晶体管903被设定为非导通状态。同时电荷输送部件901c、901e的开关晶体管904处于导通状态，电荷输送晶体管903处于导通状态。通过上述动作，被升压的电荷输送部件901b、901d的输出端子的电荷输送至电荷输送部件901c的输出端子和升压电路900的输出端子。

在以后的时刻T3，反复与时刻T1相同的升压动作。

专利文献1：美国专利第7,176,746号说明书

但是，上述现有的升压电路在时钟信号从“L”变为“H”升压电容被升压之后，使前级的开关晶体管处于导通状态，将电荷输送晶体管设定为非导通状态。因此，存在升压之后被升压的电荷经由上述电荷输送晶体管逆流至前级方向，从而升压效率下降的问题。

发明内容

本发明的目的在于提供一种以2相时钟进行动作的升压电路为基础将多个(M≥4)升压部件列作为一个单元(unit)的升压效率高的升压电路。

为了解决上述课题，根据本发明的一个方面的升压电路，具有与相位不同的多个时钟信号同步进行升压动作的M列(并列，M≥4)、L级(L≥2)的升压部件，所述升压部件具备：升压电容，一端与该升压部件的输出端子连接，另一端接受对应该升压部件的时钟信号；电荷输送晶体管，连接在该升压部件的输入端子和输出端子之间；和状态控制部，控制所述电荷输送晶体管，通过连接与该升压部件同一级的其他列之中第1列的升压部件的输入端子、和所述状态控制部的控制端子，并且将同一级的M列的升压部件连接成环状，将该升压部件的电荷输送晶体管从导通状态设定为非导通状态之后，可实行该升压部件的升压动作，因此，能抑制电荷经由电荷输送晶体管逆流。

如上述，根据本发明，不使用复杂的时钟也能在升压动作时将电荷输送晶体管设定为非导通状态，可抑制升压效率的下降。

此外，因为由P沟道型晶体管构成升压部件、逆流防止部件中使用的电荷输送晶体管，因此应用于双阱CMOS工艺的情况下，也可抑制电荷输送晶体管的基板偏压效果，通过抑制升压效率下降能削减升压电路面积。

此外，通过将第K列的升压部件的控制信号连接于A列前(1≤A≤M/2-1)的升压部件的输入端子，从而能针对电荷输送晶体管设定最佳的升压准备状态的时间，并且能调整充分的电荷输送时间。

此外，根据本发明，不是仅由同样的连接条件制约同一级的升压部件的状态控制部的控制端子，只要满足一定的电压制约条件，即使不使用复杂的时钟也能在升压动作时将电荷输送晶体管设定为非导通状态，能抑制升压效率的下降。

附图说明