[发明专利]包括主器件的堆叠的半导体器件

权利要求书

1.一种系统，包括：

堆，其包括：

第一非易失性存储芯片；以及

第二非易失性存储芯片，该第二非易失性存储芯片缺少至少一些非核心电路，以有助于减小芯片尺寸；以及

多个电通路，在该第一非易失性存储芯片和该第二非易失性存储芯片之间延伸，该电通路有助于该第一非易失性存储芯片向该第二非易失性存储芯片提供器件操作所需的信号和电压。

2.如权利要求1所述的系统，还包括至少一个另外的非易失性存储芯片，该第一非易失性存储芯片为主器件，第二存储芯片和另外的存储芯片为从器件。

3.如权利要求1或2所述的系统，其中该电通路包括硅通孔。

4.如权利要求3所述的系统，还包括封装印刷电路板，该堆通过倒装芯片和凸点而连接至该封装印刷电路板。

5.如权利要求1所述的系统，其中只有该第一非易失性存储芯片包括高电压发生器。

6.如权利要求1或5所述的系统，其中该电压包括用于编程和擦除操作的高电压。

7.如权利要求1、2或5所述的系统，其中该第二非易失性存储芯片包括从器件测试逻辑电路，该从器件测试逻辑电路配置为在测试期间由该第一非易失性存储芯片来驱动。

8.如权利要求1、2或5所述的系统，其中该非易失性存储芯片和该第二非易失性存储芯片为NAND闪存芯片。

9.一种方法，包括制造相互兼容的第一非易失性存储芯片和第二非易失性存储芯片，该第一非易失性存储芯片和该第二非易失性存储芯片具有大体相似的核心芯片区域，但仅该第一非易失性存储芯片具有多个另外的芯片区域，在该另外的芯片区域内设置有提供用于分享该第一非易失性存储芯片和该第二非易失性存储芯片两者优势的功能的电路，该另外的芯片区域的电路配置为产生与该第一非易失性存储芯片和该第二非易失性存储芯片两者相关的器件操作所需的信号和电压。

10.如权利要求9所述的方法，其中与该另外的芯片区域相比，该核心芯片区域具有更微型化的工艺技术。

11.如权利要求10所述的方法，其中该另外的芯片区域包括外围电路区域、输入和输出焊盘区域和至少一个高电压发生器区域。

12.如权利要求9、10或11所述的方法，其中该第一非易失性存储芯片和该第二非易失性存储芯片为NAND闪存芯片。

13.如权利要求9、10或11所述的方法，其中该制造包括制造至少一个另外的非易失性存储芯片，该第一非易失性存储芯片作为主器件，并且该第二存储芯片和另外的存储芯片作为从器件。

14.如权利要求9、10或11所述的方法，其中该第二非易失性存储芯片包括从器件测试逻辑电路，该从器件测试逻辑电路配置为在测试期间由该第一非易失性存储芯片来驱动。

15.如权利要求9、10或11所述的方法，其中仅该第一非易失性存储芯片包括高电压发生器。

16.一种方法，包括：

堆叠至少两个半导体芯片，该半导体芯片中的一个为主存储器件且该半导体芯片中的另一个为从存储器件；

通过硅通孔，将堆叠的半导体芯片用导线连在一起；

通过倒装芯片和凸点，使堆叠的该半导体芯片连接至封装印刷电路板。

17.如权利要求16所述的方法，其中该主存储器件和该从存储器件为闪存器件。

18.如权利要求16或17所述的方法，其中该主存储器件具有大体上比该从存储器件大的尺寸，并且在该连接期间，该主存储器件的位置与该封装印刷电路板大体相邻。

19.一种非易失性存储芯片，包括：

核心芯片区域，其占据该非易失性存储芯片的整个芯片区域的超过百分之八十；以及

另外的芯片区域，在该另外的芯片区域内设置有配置为从另一非易失性存储芯片接收信号和电压的电路，与该另外的芯片区域相比，该核心芯片区域具有更微型化的工艺技术。

20.如权利要求19所述的非易失性存储芯片，其中该另外的芯片区域为硅通孔区域。

21.如权利要求19所述的非易失性存储芯片，其中该非易失性存储芯片缺少高电压发生器。