[发明专利]接口电路以及接口系统

权利要求书

1.一种接口电路，其特征在于，具备：

第1输入端子，经由传输单端信号和差动信号的外部第1传输路径来输入信号；

第2输入端子，经由传输差动信号的外部第2传输路径来输入信号；

单端信号接收器和差动信号接收器，通过线路与所述第1输入端子连接，并联地供应由所述第1输入端子所输入的信号；

检测电路，通过线路与所述第2输入端子连接，并检测由所述第2输入端子输入了差动信号；以及

控制器，当通过所述检测电路检测到由所述第2输入端子输入的差动信号时，则开始向所述差动信号接收器继续输出使能信号，

当所述检测电路在所述差动信号接收器为停止状态时检测所述差动信号的输入时，则启动所述差动信号接收器，

所述差动信号接收器在输入所述使能信号期间，继续处于启动状态。

2.如权利要求1所述的接口电路，其特征在于，

当所述差动信号接收器在启动的情况下被输入差动时钟信号时，则生成并输出与该差动时钟信号的频率相同频率的单端信号即时钟信号；

该接口电路具备：

时钟变换电路，当输入由所述差动信号接收器所输出的第1时钟信号时，则生成并输出比该第1时钟信号的频率高的频率的第2时钟信号；

差动数据信号接收器，通过线路与所述第2输入端子连接，接收从所述第2输入端子所输入的信号；以及

差动信号驱动器，当不是停止状态时将和第2时钟信号同步的差动信号输出到外部的第3传输路径，

当所述检测电路在所述差动数据信号接收器为停止状态时检测所述差动信号的输入时，则启动所述差动数据信号接收器，在所述差动数据信号接收器启动的状态时变为不检测所述差动信号的输入时，停止所述差动数据信号接收器，

所述差动信号驱动器在停止状态中为输出是高阻抗的状态。

3.如权利要求2所述的接口电路，其特征在于，具备：

状态维持电路，用于维持所述差动信号驱动器为停止状态时的所述第3传输路径的电位为接地电位，

在由所述第2输入端子所输入的信号的振幅达到规定电位以上时，所述检测电路进行所述差动信号的检测。

4.如权利要求2所述的接口电路，其特征在于，具备：

状态维持电路，用于维持所述差动信号驱动器为停止状态时的所述第3传输路径的电位为比接地电位高的第1规定电位，

所述检测电路在由所述第2输入端子所输入的信号的电位为比接地电位高且为第2规定电位以下时进行所述差动信号的检测，其中，所述第2规定电位低于所述第1规定电位。

5.如权利要求3所述的接口电路，与外部的主机侧接口电路进行通信，特征在于，

所述主机侧接口电路具备：

主机侧差动时钟信号驱动器，将差动时钟信号输出到所述第1传输路径；

主机侧差动数据信号驱动器，将差动信号输出到所述第2传输路径；

主机侧差动数据信号接收器，接收在所述第3传输路径上传输的差动信号；以及

主机侧控制器，使所述主机侧差动数据信号驱动器输出由第1规定差动信号组成的待机信号，

所述主机侧控制器在所述主机侧差动时钟信号驱动器输出差动时钟信号的情况下使所述主机侧差动数据信号驱动器输出所述待机信号时，所述主机侧差动数据信号接收器接收到由第2规定差动信号所组成的、对所述待机信号的回复信号时，则在从所述主机侧差动数据信号接收器接收到所述回复信号并经过规定时间之后，使所述主机侧差动时钟信号驱动器停止输出差动时钟信号。

6.如权利要求5所述的接口电路，其特征在于，

在输出所述使能信号的情况下，在对处于启动状态的所述差动数据信号接收器输入所述待机信号时，当所述检测电路变为不检测所述差动信号的输入时，所述控制器使所述差动信号驱动器输出所述回复信号，并在使所述差动信号驱动器输出所述回复信号后的所述规定时间内，停止所述使能信号的输出。

7.一种接口系统，其特征在于，具备：

第1传输路径，传输单端信号和差动信号；

第2传输路径，传输差动信号；

差动信号驱动器，将差动信号输出到所述第1传输路径；

单端信号驱动器，将单端信号输出到所述第1传输路径；

差动数据信号驱动器，将差动信号输出到所述第2传输路径；

单端信号接收器和差动信号接收器，并联地供应所述第1传输路径所传输的信号；

检测电路，检测所述第2传输路径传输了差动信号的情况；以及

控制器，当通过所述检测电路检测到所述第2传输路径所传输的差动信号时，则开始将使能信号继续地输出到所述差动信号接收器，

所述检测电路在所述差动信号接收器为停止状态时检测所述差动信号的传输时，则启动所述差动信号接收器，

所述差动信号接收器在输入所述使能信号期间，继续处于启动状态。