[发明专利]磁性随机存取存储器(MRAM)的原位电阻测量

说明书

技术领域

本发明涉及集成电子电路，且特定来说涉及集成电路存储器元件的原位测量。

背景技术

在磁阻RAM(MRAM)中，数据作为磁性极化而存储于称作磁性隧道结(MTJ)的元件中。电阻视MTJ中的两个层的相对极化而定。一个层为永久(“固定”)层，而另一(“自由”)层将改变以匹配充分强的外部场的极化。通过测量电阻，可确定自由层极化。存储器装置可由并入有MTJ的此类“单元”的栅格构建。

或者，自旋转移力矩(STT)MRAM使用充分临界电流密度的自旋对准(“极化”)电子来直接扭转，且将极化“写入”到自由层，其中极化方向和结电阻视电子流的方向而定。次临界电流密度可用于测量电阻。随着存储器单元大小按比例减少，此写入电流进一步减小，随着Si技术继续按比例调整到较高装置间距密度，此减小为重要益处。

通过自由层和固定层极化是平行的还是反平行的来确定存储器状态。在平行状态(“0状态”)中，跨越薄绝缘层的隧穿电阻相对较“低”。在反平行状态中，跨越薄绝缘层的隧穿电阻相对较“高”。测量此磁阻确定存储于MTJ单元中的存储器状态。

用于特征化两个电阻值的度量称作磁化率(MR)，将磁化率(MR)定义为MTJ反平行电阻(R_ap)与MTJ平行电阻(R_p)之间的差值除以MTJ平行电阻(R_p)，即，(R_ap-R_p)/R_p。MR优选为尽可能大的，即，两个状态的电阻值尽可能相差较大，以确保正确读取MTJ单元的存储器状态的可靠性。

举例来说，可如下实现测量存储器状态：MRAM单元可常规地包括串联于位线与源极线之间的MTJ及晶体管。将位线及源极线设定于电位差下。当将晶体管栅极设定为接通(例如，“高”)时，电流可流经MTJ。由净电位差以及位线电阻、MTJ电阻、晶体管接通状态电阻及源极线电阻的串联总和来定义所述电流。MTJ电阻可具有以下两个值中的一者：针对平行0状态的“低”，或针对反平行1状态的“高”。通过测量MTJ上的电压降及通过MTJ单元的电流，可计算电阻。可比较(例如)MTJ晶体管结与源极线之间的参考电压与在MTJ处于两种状态中的任一者中的情况下所测量到的电压。将参考电压设定为两个所测量电压之间的中间值可用于比较器逻辑门中以区别两个状态。

归因于通常可在装置制造过程中发生的处理条件的变化，且甚至在于存储器阵列中含有多个此些MTJ单元的单一芯片的范围上的变化(例如，归因于光刻均匀性)，可能导致磁电阻的值的变化。此变化在装置结构按比例调整到约数十纳米或更小的尺寸且工艺变化为约数纳米时变得越加重要。即，当装置尺寸的分数改变相对于装置大小变得显著时，存在以下可能性：工艺变化可导致处于低0状态中的一些MTJ单元的磁电阻变得接近处于高1状态中的一些MTJ单元的磁电阻或与其重叠。由于常规地通过测量MTJ单元上的电压降且比较所述电压降与参考电压来确定电阻值，因此在读取MTJ单元的存储器状态时可能出现错误。

在MTJ单元的大存储器阵列中，存储器读取错误的数目可归因于工艺变化及温度(PVT)而变得显著。结合自动测试设备(ATE)，所有存储器元件的100％测试为可能的。此在特征化存储器阵列(包括基于MRAM及STT-MRAM的存储器阵列)时是有用的。

因为由远离MTJ的所有源引起的所有电阻(即，“寄生”电阻)的总和可能与MTJ电阻相当，所以两个MTJ状态之间的总的可测量电阻差可为总电阻的显著分数(例如，25％-75％)。较大寄生电阻减弱了MTJ的两个电阻状态之间的所测量电压的改变(如上文所描述)，此减弱可限制用于设定电阻参考电平的裕度，所述电阻参考电平用于区别MTJ处于哪个状态，即，电阻是低于参考电平(R_p与R_ap的平均值)还是高于参考电平。

此外，ATE、用以介接ATE与存储器芯片的电缆及芯片上互连件可引入额外寄生电阻及电抗性阻抗。此些寄生电阻与纳米级MTJ MRAM装置的阻抗相比可为显著的，且此可限制测试的准确度及速度。

因此，需要能够特征化在存储器阵列中的MTJ单元的两个状态下的磁电阻的统计变化，不仅作为特征化工艺稳定性的手段，而且用于确定用于读取存储器状态的平行电阻及反平行电阻参考电平，平行电阻及反平行电阻参考电平可消除或补偿寄生效应。

发明内容