[发明专利]存储器装置功率管理器及其方法

说明书

相关申请案交叉参考

本专利申请案主张2009年1月23日提出申请的第12/359,039号美国申请案的优先权权益，所述美国申请案以引用的方式并入本文中。

技术领域

本文中所描述的各种实施例涉及与半导体存储器相关联的设备、系统及方法。

背景技术

微处理器技术已以比半导体存储器技术的速率快的速率演变。因此，现代主机处理器与半导体存储器子系统之间通常存在性能的不匹配，所述处理器配接到所述半导体存储器子系统以接收指令及数据。举例来说，据估计，一些高端服务器闲置四分之三时钟来等待对存储器请求的响应。

另外，随着处理器核心及线程的数目继续增加，软件应用程序及操作系统技术的演变已增加了对较高密度存储器子系统的需求。然而，当前技术的存储器子系统通常表示性能与密度之间的折衷。较高带宽可限制在不超过联合电子装置工程委员会(JEDEC)电气规范的情况下可连接于系统中的存储器卡或存储器模块的数目。

已提出对JEDEC接口标准(例如，双倍数据速率(DDR)同步动态随机存取存储器(SDRAM))的扩展，但关于未来所预期存储器带宽及密度通常可发现其不足。缺点包含缺少存储器功率优化及主机处理器与存储器子系统之间的接口的唯一性。随着处理器及/或存储器技术的改变，后一缺点可导致对重新设计所述接口的需要。

附图说明

图1展示根据本发明的实施例的存储器系统的框图。

图2展示根据本发明的实施例的具有逻辑裸片的堆叠式裸片3D存储器的剖切概念图。

图3展示根据本发明的实施例的存储器库控制器及相关联模块的框图。

图4A展示根据本发明的实施例的操作存储器装置的方法。

图4B展示根据本发明的实施例的操作存储器装置的另一方法。

图5展示根据本发明的实施例的信息处置系统的框图。

具体实施方式

在本发明的以下详细说明中，参考形成本发明的一部分且其中以图解说明方式展示其中可实践本发明的特定实施例的附图。充分详细地描述这些实施例旨在使所属领域的技术人员能够实践本发明。可利用其它实施例且可做出结构、逻辑及电改变。

图1包含根据本发明的各种实例性实施例的存储器装置100的框图。存储器装置100操作以在一个或一个以上始发装置及/或目的地装置(例如，一个或一个以上处理器)与堆叠式阵列存储器“库”110集合之间大致同时传送多个传出及/或传入命令流、地址流及/或数据流。可产生增加的存储器系统密度、带宽、平行性及可缩放性。

多裸片存储器阵列实施例聚合在先前设计中通常位于每一个别存储器阵列裸片上的控制逻辑。在本发明中称为存储器库的堆叠式裸片群组的子区段展示为图1中的实例性库110且展示为图2中的实例性库230。在所图解说明的实例中所展示的存储器库共享共用控制逻辑。存储器库架构战略性地分割存储器控制逻辑以增加能量效率同时提供已通电存储器组的较细粒度。所展示的实施例还实现标准化的主机处理器到存储器系统接口。随着存储器技术演变，所述标准化接口可减少重新设计循环次数。

图2是根据各种实例性实施例与逻辑裸片202堆叠在一起以形成存储器装置100的堆叠式裸片3D存储器阵列200的剖切概念图。存储器装置100并入有产生堆叠式裸片3D存储器阵列200的一个或一个以上存储器阵列203堆叠。将多个存储器阵列(例如，存储器阵列203)制作到多个裸片中的每一者(例如，裸片204)上。接着堆叠所述存储器阵列裸片以形成堆叠式裸片3D存储器阵列200。

将所述堆叠中的每一裸片划分成多个“瓦片”(例如，与堆叠式裸片204相关联的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一个或一个以上存储器阵列203。存储器阵列203并不限于任一特定存储器技术且可包含动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器等。

堆叠式存储器阵列瓦片集合208可包含来自所述堆叠式裸片中的每一者的单个瓦片(例如，瓦片212B、212C及212D，其中基底瓦片在图1中被隐藏而看不到)。电力、地址及/或数据以及类似共用信号可沿“Z”维度220在传导路径(例如，传导路径224)(例如，“穿晶片互连件”(TWI))上横越堆叠式瓦片集合208。注意，TWI未必需要完全穿过特定晶片或裸片。