[发明专利]多重电源电压加电/断电检测器

说明书

技术领域

本发明大体上涉及集成电路装置，且更确切地说涉及多重电源电压装置的加电/断电检测器。

背景技术

随着技术进步，在集成电路内包括越来越多装置及组件的能力一直在增加。半导体制造技术已允许这些嵌入式装置变得更小且电压要求更低，同时仍以高速操作。然而，由于这些新集成装置经常与较旧技术装置或旧版产品介接，因此集成电路内的输入/输出(I/O)电路已保持在较高操作电压以与这些较旧系统的较高电压要求介接。因此，许多较新集成电路装置包括双电源：用于内部操作或核心应用程序的一个较低电压电源及用于I/O电路及装置的第二较高电压电源。

核心装置及应用程序经由I/O装置与集成组件外部的操作通信。为了促进核心装置与I/O装置之间的通信，采用电平位移器。由于I/O装置经由电平位移器连接到核心装置，因此可能会在核心装置断电时发生问题。断电或电力骤降为装置操作未迫近或不在进行中时用于节省电力的常见技术。举例来说，如果核心网络电力骤降，则不管是否通过杂散电流等等，电平位移器均有可能可将信号发送到I/O装置以用于发射。I/O装置假定核心装置已起始此通信，且因此将把错误信号发射到外部环境中。

已发现当核心网络断电时使I/O装置处于已知状态中为有用的。为了保证这些已知状态，解决方案已包括添加用于管理额外外部信号以控制I/O电路的硬件或软件。通过使用这些外部信号，每当核心电力骤降时，I/O电路便可经控制(例如，置于已知状态中)。然而，不管是使用硬件还是软件实施此外部信号管理系统，仍将相当大量的延迟添加到集成装置的操作中。尽管硬件比软件控制略快，但硬件解决方案可能会因I/O装置侧上的显著额外电力泄漏而遇到问题。

一种目前使用的硬件解决方案提供加电/断电检测器以在内部产生通电/断电控制(POC)信号。POC信号指示I/O装置核心装置何时停机。图1为说明用于多重电源电压装置的标准POC系统10的电路图。POC系统10由三个功能块构成：加电/断电检测器100、信号放大器101及输出级102。加电/断电检测器100具有PMOS晶体管M1及NMOS晶体管M2-M3。M1-M3中的每一者的栅极端子连接到核心电源103，V_core。当核心电源103电力骤降时，M2及M3断开而M1接通，从而将到放大器105的输入节点上拉到V_I/O，即，I/O电源104。将“高”信号输入到放大器105中，所述放大器105使输出反相为“低”信号。在输出级102中，在输出缓冲器106中处理来自放大器105的低信号且再次使所述低信号反相为用于POC 107的高信号。将用于POC 107的高信号发射到I/O电路，从而指示核心电源103已停机。

当核心电源103，V_core开启时，M1变得非常弱，且M2与M3两者强接通，从而将到放大器105的输入节点拉到V_SS，即，核心电源103。V_SS被认为逻辑低信号。因此，放大器105使其反相为高信号，所述高信号接着在输出缓冲器106中经处理且再次反相为低信号。当I/O电源104开启且核心电源103电力骤降时或当核心电源103在I/O电源104加电之前加电时，此信号检测过程以可接受的方式操作。然而，当I/O电源104在核心电源103加电之前加电时，可能会在加电/断电检测器100或在POC 10中发生大量电流泄漏。

在I/O电源104开启且核心电源103关闭的情形下，M1接通同时M2及M3断开。当核心电源103接着加电时，M2及M3接通，且M1变得非常弱。然而，在M1可完全断开之前，存在加电/断电检测器100内的所有三个晶体管均开启的时期。因此，形成到接地的虚短路，从而引起大量电流从I/O电源104流动到接地。此“短时脉冲波干扰(glitch)”电流消耗不必要的功率。

为了减少此杂散功率消耗，可采用一种解决方案减小晶体管M1-M3的大小。通过减小M1-M3的大小，可穿过晶体管的电流的实际数量实际上有限。然而，由于如今晶体管较小，因此其切换速度也降低。降低的切换速度转化为检测核心电源电压103的加电/断电时的较小敏感度或加电/断电事件的较长处理时间。