[发明专利]高速度低功率消耗的隔离模拟互补金属氧化物半导体单元

权利要求书

1.一种半导体装置，其包括：

高阈值及低阈值PMOS装置，其形成于N型区域上方，所述高阈值PMOS装置具有安置于N-主体中的P+源极，且所述高阈值PMOS的漏极以及所述低阈值PMOS的源极及漏极形成于由N-缓冲物环绕的P-缓冲物中；

高阈值及低阈值NMOS装置，其形成于P型区域中，所述高阈值NMOS装置具有安置于P-主体中的N+源极，且所述高阈值NMOS的漏极以及所述低阈值NMOS的源极及漏极形成于由P-缓冲物环绕的N-缓冲物中，

其中低阈值电压由低阈值晶体管的源极及漏极区域以及其相应的相反极性的环绕区域中的所述缓冲物建立。

2.根据权利要求1所述的半导体装置，其中所述源极、漏极、主体及缓冲物与栅极自对准，且每一源极或漏极由与所述源极或漏极的极性相反的极性的扩散区域环绕。

3.根据权利要求1所述的半导体装置，其中相同极性的所述高阈值与低阈值装置彼此串联，且一个高阈值装置的所述漏极连接到另一低阈值装置的所述源极。

4.根据权利要求2所述的半导体装置，其中控制端子将控制信号直接连接到所述高阈值装置中的一者的所述栅极，且反相器将反相的控制信号连接到另一高阈值装置。

5.根据权利要求2所述的半导体装置，其中所述高阈值装置与相同极性的低阈值电压装置串联连接，且一个低阈值装置的所述漏极连接到另一低阈值装置的所述源极且位于电流或电压源与两个高阈值电压晶体管之间。

6.根据权利要求2所述的半导体装置，其中所述高阈值装置彼此并联连接，所述低阈值电压晶体管彼此串联且在一端处连接到所述高阈值电压晶体管的所述NMOS源极及所述PMOS漏极且在另一端处连接到参考电压源。

7.根据权利要求6所述的半导体装置，其中所述高阈值电压晶体管的所述PMOS源极及所述NMOS漏极连接到电流或电压供应源。

8.根据权利要求1所述的半导体装置，其中所述四个晶体管与衬底结隔离，且相反极性的装置通过电介质彼此横向隔离。

9.根据权利要求8所述的半导体装置，其中所述电介质为场氧化物。

10.一种半导体装置，其包括：

低阈值PMOS装置，其形成于N型区域上方，所述低阈值PMOS的源极及漏极形成于由N-区域环绕的P-区域中；

低阈值NMOS装置，其形成于P型区域中，所述低阈值NMOS的源极及漏极形成于由P-区域环绕的N-区域中，及

第一及第二衬底偏置产生器，其各自连接到所述低阈值装置中的一者以用于产生衬底偏置；

用于在备用期间产生衬底偏置以减小泄漏电流的构件；

其中低电压阈值由低阈值晶体管的源极及漏极区域以及其相应的相反极性的环绕区域建立。

11.根据权利要求10所述的半导体装置，其中两个装置的栅极连接到输入端子。

12.根据权利要求11所述的半导体装置，其中一个装置的漏极连接到另一装置的源极，且所述连接耦合到出口端子。

13.一种半导体装置，其包括：

P型衬底；

P-外延层，其位于P+衬底上；

N型隔离层，其位于所述P-外延层上；

P-扩散掩埋层，其位于所述N型隔离层上；

P-直列式外延层，其位于所述N型隔离层及P-扩散层上方；

高电压N-阱，其位于所述P-直列式外延层中；

高阈值及低阈值PMOS装置，其形成于所述P-直列式外延层中的所述高电压N-阱中；

所述高阈值PMOS装置具有安置于N-主体中的P+源极，且所述高阈值PMOS的漏极以及所述低阈值PMOS的源极及漏极形成于由N-区域环绕的P-区域中；

高阈值及低阈值NMOS装置，其形成于所述P-直列式外延层中；

所述高阈值NMOS装置具有安置于P-主体中的N+源极，且所述高阈值NMOS的漏极以及所述低阈值NMOS的源极及漏极形成于由P-区域环绕的N-区域中。

14.根据权利要求13所述的半导体装置，其中所述四个装置与衬底结隔离，且相反极性的装置通过电介质彼此横向隔离。