[发明专利]电多层组件

说明书

从出版物DE 10 2004 058 410 A1中已知一种具有ESD保护元件的电多层组件。

本发明的任务是，说明一种电多层组件，该电多层组件包括具有低击穿电压和低ESD箝位电压的ESD保护组件。

该任务通过按照权利要求1所述的电多层组件来解决。该电多层组件的有利扩展方案是从属权利要求的主题。

说明一种电多层组件，所述电多层组件具有带有至少两个外电极的基体。所述电多层组件具有至少一个第一内电极和至少一个第二内电极，它们与各一个外电极导电地连接。内电极直接或经由多层组件中的贯通接触部与外电极相连接。

所述电多层组件具有至少一个陶瓷的压敏电阻层。该陶瓷压敏电阻层至少包括第一内电极。所述第一内电极优选地绝大部分地由陶瓷压敏电阻层包围，其中第一内电极至少在至其外电极的接触范围中是可自由接触的。在另一实施形式中，第一内电极直接被施加在压敏电阻层上。

电多层组件包括至少一个介电层。所述介电层至少被布置在压敏电阻层和至少一个另外的层之间。

优选地，该另外的层包括第二内电极。在一种实施形式中，第二内电极绝大部分地由该另外的层包围，其中第二内电极至少在至其外电极的接触范围中是可自由接触的。在另一实施形式中，第二内电极优选地直接被施加在该另外的层上。

介电层具有至少一个开口。所述开口可以被构造为击穿、凹处或空穴。介电层中的开口优选地用半导体材料或金属来填充。优选地，开口完全地被填充。但是在另一实施形式中，在开口的填充物中也存在单个或多个闭合的或开放的空穴。

在一种实施形式中，填充介电层中的一个或多个开口所用的半导体材料包括压敏电阻陶瓷。填充介电层中的开口所用的压敏电阻陶瓷优选地与另外的压敏电阻层的压敏电阻陶瓷相同。

在另一实施形式中，介电层开口中的压敏电阻陶瓷不同于压敏电阻层的陶瓷。

在另一实施形式中，半导体材料包括电阻材料。

在一种实施形式中，填充介电层的一个或多个开口所用的金属是优选包括银、钯、铂、银钯或其他适当的金属的金属。

在一种实施形式中，介电层中的开口可以用不同的材料来填充。优选地，用相同的材料填充介电层的所有开口。

在一种实施形式中，电多层组件的基体包括盖板组（Deckpaket），所述盖板组在厚度方向上向上和向下密封多层组件的基体。盖板组分别包括至少一个介电层。

在一种实施形式中，电多层组件的盖板组和具有至少一个开口的介电层可以包括相同的材料。在另一实施形式中，也可能的是，盖板组和介电层包括不同的材料。

优选地，对于介电层使用氧化锆（ZrO₂）或氧化锆玻璃复合物、氧化铝（AlO_x）或氧化铝玻璃复合物、氧化锰（MnO）或氧化锰玻璃。但是介电层也可以包括其他适当的材料。

在一种实施形式中，电多层组件具有单个或多个贯通接触部、所谓的通孔，利用所述贯通接触部，电多层组件的单个或所有内电极与外电极相连接。

在一种实施形式中，电多层组件的外接触部被构造为阵列（行或矩阵布置）。在此情况下，平面网格阵列（LGA）（Land-Grid-Array）或球状网格阵列（BGA）（Ball-Grid-Array）是特别合适的。

在经由阵列（LAG、BGA）接触电多层组件时，电多层组件的内电极优选地经由贯通接触部与外接触部相连接。

在电多层组件的一种实施形式中，包括至少一个开口的介电层这样被构造，使得所述介电层与至少两个相邻的压敏电阻层和两个重叠的内电极一起构成ESD放电间隙。

在另一实施形式中，介电层中的开口用半导体材料或金属尤其是通过印刷介电层的方法被填充为，使得构成本身已知的所谓的锁位垫（Catch-Pad）。

其上可以布置贯通接触部（通孔），由此经由介电层构成独立式的电极结构。

在一个优选的实施形式中，电多层组件具有带有集成ESD保护组件的压敏电阻的功能。

所述压敏电阻优选地具有小于1 pF的容量。

电多层组件的ESD保护组件优选地被构造为，使得该ESD保护组件在1 mA电流时具有小于20 V的ESD击穿电压。

在施加于电多层组件上的具有8 kV电压的ESD脉冲的情况下，电多层组件的ESD保护组件优选地具有小于500 V的ESD箝位电压。