[发明专利]Cu膜的成膜方法和存储介质

说明书

技术领域

本发明涉及通过CVD在半导体基板等的基板形成Cu膜的Cu膜的成膜方法和存储介质。

背景技术

近年来，随着半导体设备的高速化、配线图案的微细化，高于Al导电性且电子迁移耐性等也良好的Cu作为配线、镀Cu的晶种层、接触插头的材料备受瞩目。

作为该Cu的成膜方法，大多使用以溅射法为代表的物理蒸镀(PVD)法，但伴随半导体设备的微细化，阶跃式覆盖率(Step coverage)差这一缺点不断变得明显。

因此，作为Cu膜的成膜方法，一直使用着通过含Cu原料气体的热分解反应和该原料气体利用还原性气体的还原反应在基板上形成Cu膜的化学气相沉积生长(CVD)法。通过这样的CVD法形成的Cu膜(CVD-Cu膜)由于阶跃式覆盖率(高差被覆性)高、在细长且深的图案内的成膜性优异，因此对微小的图案的追踪性高，适于形成配线、镀Cu的晶种层、接触插头。

在通过CVD法形成Cu膜时，已知有对成膜原料(前体)使用六氟乙酰丙酮-三甲基乙烯基硅烷铜(Cu(hfac)TMVS)等Cu配位化合物，将其热分解的技术(例如日本特开2000-282242号公报)。

另一方面，作为Cu的附着层或阻挡金属(barrier metal)，已知有使用利用CVD法的Ru膜(CVD-Ru膜)的技术(日本特开平10-229084号公报)。CVD-Ru膜由于阶跃式覆盖率高，与Cu膜的附着性也高，因此适用于Cu的附着层或阻挡金属。

然而，作为CVD-Cu膜的成膜原料使用上述的Cu(hfac)TMVS这样的1价二酮类配位化合物时，在CVD-Cu的成膜中产生低于成膜原料蒸汽压的副产物，该副产物吸附于成膜表面。因此，作为成膜表面的Ru表面由于被毒化引起化学活性降低，从而发生Cu原料的吸附抑制以及Cu膜和Ru膜之间的润湿性降低。其结果，导致Cu的初期核密度降低，Cu膜的表面形状恶化(粗表面形状化)，Cu膜的品质降低发生，并且Cu膜和Ru膜的附着性降低。这样的问题在作为成膜表面使用CVD-Ru膜以外的膜时也时有发生。

发明内容

本发明的目的在于提供能够对基底以高附着性形成平滑且高品质的CVD-Cu膜的Cu膜的成膜方法。

另外，本发明的另一个目的在于提供存储用于执行这样的成膜方法的程序的存储介质。

本发明的发明者人对在使用副产物的蒸汽压低于其蒸汽压的成膜原料时，由副产物的吸附引起Cu原料的吸附抑制以及Cu膜和基底膜之间的润湿性降低的发生机制进行了研究。其结果，判明了蒸汽压低于成膜原料的副产物容易吸附于基板，这样的副产物吸附于基板表面引起Cu原料的吸附抑制以及Cu膜和Ru膜之间的润湿性降低发生。基于该事实进一步反复研究，结果发现，副产物的吸附和脱离与处理容器内的压力相关，压力越高越容易吸附，压力越低越容易脱离，因此通过使处理容器内的压力降低，控制为吸附于基板的所述副产物进行脱离和扩散的压力，由此抑制副产物吸附于基板上造成的Cu原料的吸附抑制以及Cu膜和Ru膜之间的润湿性降低。本发明是基于这样的见解完成的。

即，根据本发明，提供一种Cu膜的成膜方法，其包括：在处理容器内收纳基板的工序；在上述处理容器内，以气相状态导入含有Cu配位化合物的成膜原料的工序，其中，成膜中产生的副产物的蒸汽压低于成膜原料的蒸汽压；将上述处理容器内的压力控制为吸附于基板的上述副产物进行脱离和扩散的压力的工序；和使上述气相状态的成膜原料在基板上分解，通过CVD法在基板上沉积Cu，形成Cu膜的工序。

另外，根据本发明，提供存储介质，存储在计算机上运行、用于控制成膜装置的程序，上述程序在执行时，在计算机中控制上述成膜装置，使其执行成膜方法，上述成膜方法包括：在处理容器内收纳基板的工序；在上述处理容器内，以气相状态导入含有Cu配位化合物的成膜原料的工序，其中，成膜中产生的副产物的蒸汽压低于成膜原料的蒸汽压；将上述处理容器内的压力控制为吸附于基板的上述副产物进行脱离和扩散的压力的工序；和使上述气相状态的成膜原料在基板上分解，通过CVD法在基板上沉积Cu，形成Cu膜的工序。

附图说明

图1是表示实施本发明的一个实施方式相关的Cu膜的成膜方法的成膜装置的结构的一个例子的简要截面。

图2是表示适用了本发明的一个实施方式相关的Cu膜的成膜方法的基板的半导体晶片的结构的一个例子的截面图。

图3是用于说明发生由副产物引起的吸附抑制的状态的示意图。

图4是用于说明本发明的一个实施方式相关的Cu膜的成膜方法中的腔室内的状态的示意图。