[发明专利]使用先介电键合后通孔形成的三维集成电路的集成

说明书

技术领域

本发明一般地涉及半导体器件制造技术，并且更特别地，涉及实现多个集成电路(IC)器件的三维集成。

背景技术

在电子工业中的封装密度持续增加以便将更多的电子器件容纳于封装之内。在这点上，三维(3D)晶片-晶片堆叠技术显著有助于器件集成工艺。典型地，半导体晶片包括被构建于硅衬底之上的若干层的集成电路(例如，处理器，可编程器件、存储器器件等)。晶片的顶层可以通过硅互连或通孔与晶片的底层连接。为了形成3D晶片叠层，两个或更多的晶片一个叠一个地布置并被键合。

3D晶片堆叠技术提供了许多潜在的优点，包括，例如，改进的形状因子、更低的成本、增强的性能以及通过片上系统(SOC)解决方案的更大的集成度。另外，3D晶片堆叠技术可以给芯片提供其他的功能。例如，在形成之后，3D晶片叠层可以被切割成堆叠的管芯或芯片，其中每个堆叠的芯片具有集成电路的多个层(即，分层)。由3D晶片堆叠所形成的SOC架构能够使产品(例如，逻辑电路和动态随机存取存储器(DRAM))的高带宽连通性成为可能，除非所述产品具有不兼容的工艺流程。目前，3D晶片堆叠技术有许多应用，包括高性能的处理器器件、视频和图形处理器、高密度和高带宽的存储芯片，以及其他SOC解决方案。

发明内容

在一种示例性的实施例中，一种实现多个集成电路(IC)器件的三维(3D)集成的方法包括：在第一IC器件之上形成第一绝缘层；在第二IC器件之上形成第二绝缘层；通过使第一IC器件的第一绝缘层与第二IC器件的第二绝缘层对准并键合以便将键合界面界定于它们之间来形成3D键合的IC器件，其中键合界面不含导电材料；在键合之后，将第一组通孔界定于3D键合的IC器件之内，第一组通孔着落(land)在位于第一IC器件之内的导电焊盘之上，以及将第二组通孔界定于3D键合的IC器件之内，第二组通孔着落在位于第二器件之内的导电焊盘之上，使得第二组通孔穿过键合界面；以及以导电材料填充第一和第二组通孔，以及将第一组通孔中的至少一个通孔电连接至第二组通孔中的至少一个通孔，由此建立在3D键合的IC器件的第一和第二IC之间的电通信。

在另一种实施例中，一种实现多个集成电路(IC)器件的三维(3D)集成的方法包括：形成具有半导体衬底、前段工艺(FEOL)结构、中段工艺(MOL)结构和后段工艺(BEOL)结构的第一IC器件，在第一IC器件的BEOL结构之上具有第一绝缘层；形成具有半导体衬底、FEOL结构、MOL结构和BEOL结构的第二IC器件，在第二IC器件的BEOL结构之上具有第二绝缘层；通过使第一IC器件的第一绝缘层与第二IC器件的第二绝缘层对准并键合以便将第一键合界面界定于它们之间来形成3D键合的IC器件，其中第一键合界面不含导电材料；在键合之后，将第一组通孔界定于3D键合的IC器件之内，第一组通孔着落在位于第一IC器件之内的导电焊盘之上，以及将第二组通孔界定于3D键合的IC器件之内，第二组通孔着落在位于第二器件之内的导电焊盘之上，使得第二组通孔穿过第一键合界面；以及以导电材料填充第一和第二组通孔，以及将第一组通孔中的至少一个通孔电连接至第二组通孔中的至少一个通孔，由此建立在3D键合的IC器件的第一和第二IC之间的电通信。

在另一种实施例中，三维(3D)集成电路(IC)器件包括第一IC器件，该第一IC器件与第二IC器件键合于它们之间的第一键合界面处，由此界定3D键合的IC器件，第一键合界面界定于第一IC器件的第一绝缘层与第二IC器件的第二绝缘层之间，其中第一键合界面不含导电材料；界定于3D键合的IC器件之内的第一组通孔，第一组通孔着落在位于第一IC器件之内的导电焊盘之上，以及界定于3D键合的IC器件之内的第二组通孔，第二组通孔着落在位于第二器件之内的导电焊盘之上，使得第二组通孔穿过第一键合界面；以及第一和第二组通孔以导电材料来填充，以及将第一组通孔中的至少一个通孔电连接至第二组通孔中的至少一个通孔，由此建立在3D键合的IC器件的第一和第二IC之间的电通信。

附图说明

参考示例性的附图，其中相同的元件在这几个附图中编号相同：

图1到16是示出根据本发明的一种实施例实现多个集成电路(IC)器件的三维集成的方法的一系列截面图。