[发明专利]包括截取的希格玛-德塔调制器及其应用

权利要求书

1.一种希格玛-德塔调制器电路，包括：

至少包括第一组合器和第一积分器的第一调制级，所述第一组合 器被配置为对输入信号和第一反馈信号进行组合，所述第一积分器 被配置为对所述第一组合器的输出进行积分并且产生第一多比特输 出；

第一截取级，其被配置为接收所述第一多比特输出并且从所述第 一多比特输出中截取最低有效位；

至少包括第二组合器和第二积分器的第二调制级，所述第二组合 器被配置为对所述第一调制级的截取后的输出和第二反馈信号进行 组合，所述第二积分器被配置为对所述第二组合器的输出进行积分 以产生第二多比特输出；以及

反馈生成器，其被配置为生成所述第一反馈信号和所述第二反馈 信号。

2.如权利要求1所述的希格玛-德塔调制器电路，其中，所述第 一组合器被配置为对所述输入信号进行采样，其中，所述输入信号 的频率为至少4GHz。

3.如权利要求1或2所述的希格玛-德塔调制器电路，其中，所 述第一截取级被配置为从所述第一多比特输出中截取两个比特。

4.如权利要求1、2或3所述的希格玛-德塔调制器电路，其中， 所述第一截取级是二阶截取级。

5.如权利要求1-3或4所述的希格玛-德塔调制器电路，其中， 所述第一截取级包括反馈回路，所述反馈回路被配置为使用所述最 低有效位生成反馈。

6.如权利要求1-4或5所述的希格玛-德塔调制器电路，其中， 所述第一反馈信号与所述第二反馈信号不同。

7.如权利要求1-5或6所述的希格玛-德塔调制器电路，其中， 将所述第一反馈信号可选地与所述输入信号的不同比特组合。

8.如权利要求1-6或7所述的希格玛-德塔调制器电路，还包括 量化器，所述量化器被配置为对使用所述第二调制级生成的信号进 行量化。

9.如权利要求8所述的希格玛-德塔调制器电路，其中，所述反 馈生成器被配置为使用所述量化器的输出来生成所述反馈信号。

10.如权利要求1-8或9所述的希格玛-德塔调制器电路，其中， 所述反馈生成器被配置为在包括所述第一调制级、所述量化器和所 述反馈生成器的反馈回路中导致大约1.6的增益。

11.如权利要求1-9或10所述的希格玛-德塔调制器电路，其中， 所述反馈生成器被配置为在包括所述第一调制级的反馈回路中产生 1到2之间的增益。

12.如权利要求1-10或11所述的希格玛-德塔调制器电路，其中， 所述第一组合器和所述第一截取级包括加法器，每个加法器仅有两 个信号输入。

13.如权利要求1-11或12所述的希格玛-德塔调制器电路，还包 括：

第三调制级，所述第三调制级布置在所述第二调制级与所述量化 器之间并且至少包括第三组合器和第三积分器，所述第三组合器被 配置为将从所述第二调制状态接收的信号与来自所述反馈生成器的 第三反馈信号进行组合，所述第三积分器被配置为对所述第一组合 器的输出进行积分并且产生第三多比特输出；以及

第二截取级，其被配置为接收所述第三多比特输出，从所述第三 多比特输出中截取最低有效位，并且向所述量化器提供截取后的第 三多比特输出。

14.如权利要求13所述的希格玛-德塔调制器电路，其中，所述 第二调制级被配置为从所述第三多比特输出中截取多于2个比特。

15.如权利要求13或14所述的希格玛-德塔调制器电路，其中， 所述第三积分器被配置为在不大于所述第一积分器操作的频率的两 倍的频率上进行操作。