[发明专利]数据处理系统中具有窥探能力的存储器测试

说明书

技术领域

本公开总体上涉及数据处理系统，并且更具体地，本公开涉及具有窥探能力的存储器测试。

背景技术

存储器测试对于保证适当操作十分重要。在现今可用的许多数据处理系统中，运行测试软件来执行存储器测试。然而，当正在执行存储器测试时，这类存储器测试阻止运行其它软件应用程序的能力。这限制了可以执行存储器测试的时间点。存储器测试还固有地需要改变存储器内容。为了在正常的系统操作期间允许存储器测试，在测试之后以及在继续操作之前必须恢复或者重建其预测试内容。这可能是非常耗时的，并且常常是实际上不可行的。

附图说明

本发明通过示例的方式来说明并且不受附图的限制，附图中相同的附图标记表示相同的元件。附图中的元件出于简明和清楚的目的而被例示并且不需要按照比例来绘制。

图1以框图的形式例示了根据本发明一个实施例的数据处理系统。

图2以框图的形式例示了根据本发明一个实施例的图1中存储器测试电路的一部分。

图3以示意图的形式例示了根据本发明一个实施例的图2中AUT比较器的一部分。

图4和图5以示意图的形式例示了根据本发明一个实施例的图2中别名比较器的一部分。

图6以示意图的形式例示了根据本发明一个实施例的图2中未命中确定电路的一部分。

图7例示了根据本发明一个实施例的测试图1的存储器的方法。

图8例示了根据本发明一个实施例的窥探访问地址的方法。

具体实施方式

本申请所描述的各种实施例允许存储器测试发生的同时访问存储器的数据处理系统上的数据处理活动可以继续操作。数据处理活动可以包括(但不限于)数据处理系统中处理器上的软件运行或者直接存储器访问设备操作。在一个实施例中，使用内建自测试的硬件存储器(MBIST)来执行对于需要访问正在被测试的存储器的数据处理活动而言透明的存储器测试。在一个实施例中，当将要测试存储器的特定部分时，首先将该部分复制到寄存器或者某些其它存储电路。在访问存储器的数据处理活动期间，使用窥探机制来确定来自数据处理系统中数据处理活动的存储器访问请求何时对应于当前正在被测试的存储器部分。在此情况下，可以通过寄存器的使用而非访问存储器来响应存储器访问。然而，如果确定存储器访问不对应于当前正在被测试的存储器部分，可以通过访问存储器来响应存储器访问。

而且，在一个实施例中，当正在测试存储器的特定地址位置时，在作为该地址的别名的一个或更多个其它地址上可能出现故障机制并且因此应当与该地址一同被测试。在一个实施例中，与正在被测试的地址相比，该一个或更多个地址别名通过使该地址的单个位反转来与正在被测试的地址相关(下文将更加详细地其示例)。因此，在一个实施例中，所选择的将要被存储至窥探机制中的寄存器的存储器的特定部分可以对应于正在被测试的存储器中的地址位置以及由该地址中的单个位反转所产生的那些地址。依此，可以最小化出于窥探的目的而需要被存储至寄存器的存储器数量。也就是说，通过将存储器测试限制到最可能的地址别名，可以防止地毯式测试(通常仅仅在出厂或者上电时进行)，并且允许在存储器的正常操作期间的改进的存储器测试。

如本申请所使用的那样，术语“总线”用来指可以用来传输诸如数据、地址、控制或者状态的一个或更多个各种类型的信息的多个信号或者导线。本申请所讨论的导线可以参考单条导线、多条导线、单向导线或者双向导线来例示或者描述。然而，不同的实施例可以改变导线的实现方式。例如，可以使用分离的单向导线而不是双向导线，并且反之亦然。此外，可以由串行地或者以时分多路的方式传输多个信号的单条导线来替代多条导线。类似地，可以将携带多个信号的单条导线分为携带这些信号的子集的各个不同导线。因此，存在用于传输信号的很多选项。

当涉及将信号、状态位或者类似装置分别呈现为其逻辑真或者逻辑假状态时，本申请使用术语“断言”或者“设置”和“求反”(或者“去断言”或者“清除”)。如果逻辑真状态为逻辑电平1，则逻辑假状态为逻辑电平0。并且如果逻辑真状态为逻辑电平0，则逻辑假状态为逻辑电平1。