[发明专利]逐次比较型AD变换电路

说明书

技术领域

本发明涉及使逐次比较型AD变换电路中的变换精度提高的技术，尤其涉及适用于具备斩波型比较器的AD变换电路的技术。

背景技术

在便携电话、PDA(Personal Digital Assistants)、数字照相机等便携电子设备中设置有用于控制设备内部的系统的微型处理器，微型处理器监视温度或电池的电压等来进行控制。因此，在设备中设置检测温度或电池的电压等的传感器，在微型处理器中，多使用内置了把来自这些传感器的模拟信号变换为数字信号的A/D变换电路的微型处理器。

另外，在微型处理器等中内置的A/D变换电路希望其电路规模小。作为这种A/D变换电路，已知例如图15所示的将CMOS反相器(inverter)作为放大器来利用的所谓使用了斩波型比较器的A/D变换电路。

在该A/D变换电路中，通过采样时钟在将CMOS反相器的输入输出端子间短路的状态下，使模拟信号的输入侧的开关(采样开关)SS1接通，以反相器的逻辑阈值电压作为基准将输入信号Vin采样到电容Cs中。此后，将采样开关SS1断开，使比较电压的输入侧的开关SS2接通来将比较电压Vref施加在采样电容Cs上，同时，将CMOS反相器的输入输出间切断，由此，各反相器作为放大器来动作，输出发生变化。此时，输入通过3级反相器被放大，因此，输出大体成为作为逻辑电平的电源电压Vcc或接地电位GND，输出Vin与Vref的大小关系的判定结果。

现有技术文献

专利文献

专利文献1：日本特开平8-321779号公报

发明内容

发明要解决的课题

在逐次比较型AD变换电路中，根据判定结果切换通过本地DAC生成的比较电压Vref，然后再次重复Vin与Vref的大小判定，由此如图15A那样逐渐缩小候补的范围，得到AD变换结果。在如此进行重复大小判定的动作的情况下，由于1次的判定错误、特别是在早阶段中的判定错误的发生，例如如图15B所示，此后根据不恰当的比较电压重复错误的判定，存在最终输出错误的AD变换结果的问题。因此，提出了这样的A/D变换电路：通过在一个周期(1比特位(bit))的比较中切换本地DAC的输出即比较电压Vref，来将比较点增加到两次，从而使变换精度提高(专利文献1)。

此外，由于因噪音的混入或时钟的高速化而在比较电压完全结束变化前进行判定等原因，发生判定错误。在上述专利文献1中记载的发明具有不变更基本的电路结构就能够进行应用的优点，但是由于1个周期中进行两次比较动作，因此在相同时钟频率的情况下，变换所需的时间变为两倍。另外，当为了缩短变换时间而提高时钟频率时，容易在比较电压完全结束变化前进行判定，存在容易发生比较错误的课题。

本发明着眼于上述课题而提出，其目的在于在逐次比较型AD变换电路中，无需延长变换所需的时间就能够减少错误的比较判定，使变换精度提高。

用于解决课题的手段

为了达成上述目的，本发明提供一种逐次比较型AD变换电路，其具备：比较电路，其具有经由耦合电容级联连接的多个放大级，该比较电路判定输入模拟电压和比较电压的大小；寄存器，其顺次取入该比较电路的判定结果并保存该判定结果；以及本地DA变换电路，其将该寄存器的值变换为电压，生成所述比较电压，所述逐次比较型AD变换电路中，

所述比较电路具备：

第一比较部以及第二比较部，其共用所述多个放大级中的初级的放大级，第一比较部在其后级具有经由耦合电容连接的第一放大级，第二比较部在其后级具有经由耦合电容连接的第二放大级；

第一比较点移位电路和第二比较点移位电路，第一比较点移位电路与所述第一放大级的输入端子连接，第二比较点移位电路与所述第二放大级的输入端子连接；以及

逻辑电路部，其根据所述第一比较部的输出以及第二比较部的输出生成预定的代码，并对所生成的代码进行运算处理来生成在所述寄存器中存储的值，

所述第一比较点移位电路以及第二比较点移位电路这样进行动作：当通过所述第一比较部以及第二比较部分别放大所述输入模拟电压和所述比较电压的电位差时，使所述比较电压向互相相反的方向移动预定量。