[发明专利]使用虚拟网络延迟的网络时序分配和同步

权利要求书

1.一种网络组件，其包含：

源延迟锁定环路(S-DLL)；

源时戳队列(S-Q)，其耦合到所述S-DLL；以及

交换结构，其耦合到所述S-Q，使得所述S-Q定位于所述交换结构与所述S-DLL之间，

其中所述S-DLL经配置以耦合到绝对时序组件。

2.根据权利要求1所述的网络组件，其进一步包含：

生成时戳队列(G-Q)，其耦合到所述S-DLL和所述交换结构，但不直接耦合到所述S-Q；

接收媒体接入控制(MAC)组件，其耦合到所述交换结构，使得所述交换结构定位于所述S-Q与所述接收MAC组件之间；

接收物理(PHY)层组件，其耦合到所述接收MAC组件，使得所述接收MAC组件定位于所述接收PHY层组件与所述交换结构之间；

转发MAC组件，其耦合到所述交换结构，使得所述交换结构定位于所述S-Q与所述接收MAC组件之间；

转发PHY层组件，其耦合到所述转发MAC组件，使得所述转发MAC组件定位于所述转发PHY层组件与所述交换结构之间；

振荡(0SC)电路，其耦合到所述S-DLL组件；以及

本地时间组件，其耦合到所述S-DLL。

3.根据权利要求2所述的网络组件，其中所述接收PHY层组件和所述转发PHY组件经配置以耦合到目的地节点，所述目的地节点包含：

目的地队列(D-Q)；

目的地延迟锁定环路(D-DLL)组件，其耦合到所述D-Q；以及

第二交换结构，其耦合到所述D-Q，使得所述D-Q定位于所述第二交换结构与所述D-DLL之间。

4.根据权利要求3所述的网络组件，其中所述目的地节点进一步包含：

第二接收MAC组件，其耦合到所述第二交换结构，使得所述第二交换结构定位于所述D-Q与所述第二接收MAC组件之间；

第二接收物理(PHY)层组件，其耦合到所述第二接收MAC组件，使得所述第二接收MAC组件定位于所述第二接收PHY层组件与所述第二交换结构之间；

第二转发MAC组件，其耦合到所述第二交换结构，使得所述交换结构定位于所述D-Q与所述第二接收MAC组件之间；

第二转发PHY层组件，其耦合到所述第二转发MAC组件，使得所述第二转发MAC组件定位于所述第二转发PHY层组件与所述第二交换结构之间；

第二振荡(OSC)电路，其耦合到所述D-DLL组件；以及

本地时序组件，其耦合到所述D-DLL。

5.根据权利要求3所述的网络组件，其中所述S-DLL和所述S-Q位于光线路终端(OLT)处，其中所述D-DLL和所述D-Q位于光网络单元(ONU)处，且其中时戳被封装在多个精密时序协议(PTP)包中。

6.根据权利要求3所述的网络组件，其中所述S-DLL和所述S-Q位于中心局处的极高位速率DSL(VDSL)收发器单元(VTU-O)中，其中所述D-DLL和所述D-Q位于居住地处的VDSL收发器单元(VTU-R)中，且其中所述时戳被包封在多个精密时序协议(PTP)包中。

7.根据权利要求3所述的网络组件，其中所述S-DLL和所述D-DLL经由前向路径和反向路径彼此耦合，且其中所述前向路径具有比所述反向路径大的带宽。

8.根据权利要求2所述的网络组件，其中所述S-DLL经配置以耦合到时序参考组件，使得所述时序参考组件定位于所述S-DLL与所述绝对时序组件之间。

9.一种网络组件，其包含：

源延迟锁定环路(S-DLL)单元，其经配置以在多个时戳间隔处将多个时戳发送到目的地节点；以及

源队列，其经配置以对在相同的时戳间隔处从所述目的地节点返回的所述时戳进行排队；

其中所述S-DLL单元进一步经配置以处理排好队的时戳以基于去往所述目的地节点的所述时戳的虚拟延迟时间来计算对应于所述时戳的多个偏移且将所述偏移发送到所述目的地节点。

10.根据权利要求9所述的网络组件，其中所述偏移等于所述虚拟延迟时间与针对所述时戳所计算的半往返行程延迟时间之间的差。