[发明专利]多处理器数据处理系统中的调试信令

说明书

技术领域

本公开大体上涉及数据处理，并且更具体地涉及多处理器数据处 理系统中的调试信令。

背景技术

用于集成电路数据处理系统的某些应用要求比平均水平更高的可 靠性。例如，遥控自动驾驶仪、防抱死制动器、汽车安全气袋、和其 中故障可能导致伤害的其它系统是要求高度可靠的操作的系统的示 例。

存在许多方式改善可靠性。例如，在存储器中，可以通过添加在 主组件出现故障时接替的冗余组件来改善可靠性。在多处理器系统中， 已经通过以“步伐一致”的方式运行多个处理器来实现更好的可靠性。 当两个或更多处理器正在步伐一致地运行时，每个处理器同时地或在 相互之间预定偏移内(即在相互之间的预定数目的时钟内)执行相同 的指令流。然而，当调试此类多处理器系统时会出现问题。例如，调 试端口相对于多处理器系统内的一个或多个处理器的处理器时钟域的 异步性质可能会引起保持步伐一致方面的问题，因为一个处理器的动 作在调试进入和退出命令的同步之后可能是不同的。也就是说，多处 理器系统内的另一处理器可能不会在相同的时钟周期同步调试进入和 退出命令，因此可能招致可见的调试模式进入或退出方面的延迟，从 而导致失去步伐一致。

附图说明

以示例的方式来图示本发明，并且本发明不受到附图的限制，在 附图中，相同的附图标记指示类似的要素。图中的要素是出于简单和 明了的目的而图示的，并且不一定按比例绘制。

图1以框图的形式图示根据实施例的多处理器系统。

图2以框图的形式图示根据实施例的图1的多处理器系统内的处 理器的调试控制的一部分。

图3以图表的形式图示根据实施例的图2的调试控制的调试命令 寄存器。

图4以表格的形式图示根据实施例的图3的调试命令寄存器的各 种字段的说明。

图5以图表方式图示根据实施例的图2的调试控制的调试控制寄 存器。

图6以表格的形式图示根据实施例的图5的调试控制寄存器的字 段的说明。

图7图示根据非步伐一致模式下的调试进入信令的一个示例的图 1或图2的各种信号的时序图。

图8图示根据步伐一致模式下的调试进入信令的一个示例的图1 或图2的各种信号的时序图。

图9图示根据步伐一致模式下的调试进入信令的另一示例的图1 或图2的各种信号的时序图。

图10图示根据非步伐一致模式下的调试退出信令的一个示例的图 1或图2的各种信号的时序图。

图11图示根据步伐一致模式下的调试退出信令的一个示例的图1 或图2的各种信号的时序图。

图12图示根据步伐一致模式下的调试退出信令的另一示例的图1 或图2的各种信号的时序图。

具体实施方式

通常，提供其中多个处理器、核或中央处理单元(CPU)以诸如 步伐一致的同步方式来操作的多处理器数据处理系统。然而，由于调 试活动的异步性质，诸如进入调试模式和从调试模式退出，可能失去 步伐一致性。例如，当步伐一致地运行一对处理器时，在每个处理器 中使用同步电路以保证异步输入相对于处理器的时钟是同步的。然而， 由于在此类同步电路内可能发生的可能亚稳定性，两个处理器中的每 一个中的同步电路的同步输出实际上可能不同，导致在使用与处理器 时钟异步地操作的调试控制接口来执行调试操作时失去步伐一致。在 这种情况下，调试程序需要解决此步伐一致的失去，并尝试重新同步。 因此，在一个实施例中，使用诸如步伐一致调试接口的交叉信令接口 来迫使进入和退出调试模式在处理器之间是协调的(例如，以保证两 个处理器同时或相互之间在预定数目的时钟周期内进入或退出调试模 式)。在一个实施例中，交叉信令保证处理器将通过有条件地延迟一 个处理器中的调试进入和退出，直至另一处理器已看到同一请求来保 持步伐一致。在包括不止两个处理器的系统中，可以使用交叉信令来 有条件地延迟一个处理器中的调试进入和退出，直至所有其它处理器 已看到相同的请求为止。并且，在一个实施例中，基于处理器实际上 是否在步伐一致模式下操作来有条件地使用交叉信令接口。