[发明专利]A/D转换装置

说明书

技术领域

本发明涉及采用使脉冲信号延迟与模拟输入电压的大小相应的延迟时间的脉冲延迟电路将模拟输入电压转换为数字值的A/D转换装置。

本申请基于2009年4月9日在日本申请的特愿2009-095010号并主张优先权，其内容援用于此。

背景技术

以前，作为以简单结构获得高分辨率的数字值的A/D转换装置，有如图8所示的装置(参照专利文献1)。图8所示的A/D转换装置400中，脉冲延迟电路11具有将分别由各种门电路组成的多个延迟单元(NAND1、BUF1、...、BUF15)环状连接的结构。作为各延迟单元的电源电压，供给成为A/D转换的对象的模拟输入电压Vin。

采样脉冲(SP)输入该脉冲延迟电路11后，SP经过与电源电压相应的延迟时间后依次通过各延迟单元，在脉冲延迟电路11内回转。SP通过的延迟单元的级数由各延迟单元的延迟时间，即，作为电源电压供给的模拟输入电压Vin确定。脉冲通过级数检测电路21检测该通过级数(及回转数)。

输出电路31在从SP的输入开始起经过采样时间后输入锁存脉冲(LP)的定时，读入脉冲通过级数检测电路21的通过级数检测结果。而且，输出电路31将对该通过级数进行编码而得到的值作为A/D转换后的数字值(out)输出。

如图9的直线L10所示，上述的A/D转换装置400中，在模拟输入电压Vin处于规定输入电压范围(Vmin～Vmax)内的情况下，Vin和out的关系为线性。

【现有技术文献】

【专利文献】

【专利文献1】日本特开平5-259907号公报

发明内容

发明要解决的课题

但是，上述A/D转换装置400中，延迟单元的延迟时间由于温度等环境要因、元件种类、元件偏差等而变动，如图9的直线L11所示，存在输入输出特性的斜率(＝分辨率)显著变动而无法获得稳定结果的问题。

具体地说，输入输出特性由图9的直线L10表示时，相对于规定电压范围(Vmin～Vmax)可获得A/D转换结果的范围为Δout0。另一方面，输入输出特性由图9的直线L11表示时，相对于规定电压范围(Vmin～Vmax)可获得A/D转换结果的范围为Δout1。但是，采样时间设为相同。由于直线L10和直线L11的斜率不同，因此如图9所示，相对于同一电压范围(Vmin～Vmax)的A/D转换结果的范围即Δout0和Δout1变得不同。因而，无法获得稳定的A/D转换结果。

本发明鉴于上述的课题而提出，其目的是提供一种抑制输入输出特性的斜率(分辨率)的变动的A/D转换装置。

用于解决课题的手段

本发明的A/D转换装置，是将模拟输入电压转换为数字值的A/D转换装置，具备：第1脉冲延迟电路，其由延迟单元多级连接而成，该延迟单元在第1定时输入第1脉冲信号，并使该第1脉冲信号延迟与第1模拟电压的大小相应的延迟时间；第1脉冲通过级数检测电路，其检测上述第1脉冲信号通过上述第1脉冲延迟电路内的延迟单元的第1级数；第2脉冲延迟电路，其由延迟单元多级连接而成，该延迟单元在与上述第1定时相同的第2定时输入第2脉冲信号，并使该第2脉冲信号延迟与不同于上述第1模拟电压的第2模拟电压的大小相应的延迟时间；第2脉冲通过级数检测电路，其检测上述第2脉冲信号通过上述第2脉冲延迟电路内的延迟单元的第2级数；定时输出电路，其输出表示上述第1级数和上述第2级数的差成为规定级数的定时的定时信号；第3脉冲延迟电路，其由延迟单元多级连接而成，该延迟单元在与上述第1定时及上述第2定时相同的定时输入第3脉冲信号，并使该第3脉冲信号延迟与上述模拟输入电压的大小相应的延迟时间；第3脉冲通过级数检测电路，其检测上述第3脉冲信号通过上述第3脉冲延迟电路内的延迟单元的第3级数；输出电路，其输出在上述定时信号表示的定时检测出的上述第3级数所对应的上述数字值。

本发明的A/D转换装置，优选的是，还具备存储电路，存储上述定时信号表示的定时对应的采样时间，上述第3脉冲延迟电路还在上述第1定时、上述第2定时及上述第3定时后的第4定时输入第4脉冲信号，上述第3脉冲通过级数检测电路还检测上述第4脉冲信号通过上述第4脉冲延迟电路内的延迟单元的第4级数，上述输出电路还输出在从上述第4脉冲信号输入起经过上述存储电路存储的上述采样时间的定时检测出的上述第4级数所对应的上述数字值。

本发明的A/D转换装置，优选的是，还具备控制电路，在上述存储电路存储上述采样时间后，使上述第1脉冲延迟电路或上述第2脉冲延迟电路的动作停止。