[发明专利]保证数据缓存与主存储器之间的一致性

权利要求书

1.一种用于通过支持多个线程的多线程处理器来控制存储器访问的系统，该系统包括：

处理器核心；

缓存存储器，该缓存存储器储存能由所述多个线程的每一个线程访问的数据；

主存储器，该主存储器存储能由所述多个线程访问的数据；

非相干检测模块；以及

存储器仲裁器，其中所述非相干检测模块连接在所述处理器核心与所述存储器仲裁器之间，以及所述存储器仲裁器连接在所述非相干检测模块与所述主存储器之间，并且其中存在针对每个线程的单独的请求队列，该针对每个线程的单独的请求队列用于读取以及写入被从所述缓存存储器发送到所述存储器仲裁器的请求；

其中，在使用中，所述非相干检测模块在写入地址存储器中储存对于被从所述缓存存储器发送到所述主存储器的每个写入请求的存储器地址的指示、并且将每个被从所述缓存存储器发送到所述主存储器的随后的读取请求的地址与在所述写入地址存储器中的指示相比较，以及，如果随后的读取请求的地址与指示相匹配，则所述非相干检测模块将对应于所述读取请求的分隔插入到匹配的指示所属的线程的请求队列中，并且其中所述存储器仲裁器阻止所述随后的读取请求访问所述主存储器，直到对应的分隔已经被所述存储器仲裁器接收。

2.根据权利要求1所述的系统，其中所述非相干检测模块向所述随后的读取请求附加边带数据。

3.根据权利要求2所述的系统，其中所述边带数据将所述线程的列表包含进对应的分隔已被插入的线程的请求队列中，并且其中所述随后的读取请求被阻止访问所述主存储器，直到所有对应的分隔已经被所述存储器仲裁器接收。

4.根据前述任一项权利要求所述的系统，其中所述非相干检测模块向每个请求附加当前时间戳。

5.根据权利要求4所述的系统，其中，在每次读取请求的地址与所述写入地址存储器中的一个或多个指示相匹配时，所述非相干检测模块更新所述当前时间戳。

6.根据从属于权利要求2或3的权利要求4或5的任一项权利要求所述的系统，其中所述存储器仲裁器包括内部的时间戳计数器，并且当附加到请求的时间戳与所述内部的时间戳计数器相匹配时，仅会允许除了边带数据附加到的读取请求以外的请求访问所述主存储器，以及其中在每次具有附加的边带数据的读取请求通过所述存储器仲裁器时，更新所述内部的时间戳计数器。

7.根据前述任一项权利要求所述的系统，其中所述非相干检测模块通过在所述写入地址存储器中储存写入请求的存储器地址所属的地址范围，来存储所述写入请求的存储器地址的指示。

8.根据权利要求7所述的系统，其中所述非相干检测模块在所述写入地址存储器的单一地址范围条目中储存多个地址，以及其中所述地址范围的大小能够被动态改变。

9.根据前述任一项权利要求所述的系统，其中针对被从所述处理器核心发送到所述存储器总线的每个写入请求的存储器地址的指示被存储在所述非相干检测模块中的线程专用写入地址存储器中，以及所述非相干检测模块将所述随后的读取请求的地址与每个其它线程的写入地址存储器中的指示相比较。

10.根据前述任一项权利要求所述的系统，其中每个线程具有专用写入地址存储器，以及其中当分隔被针对线程而增加到所述请求队列时，删除针对该线程的写入地址存储器中的所有条目。

11.根据前述任一项权利要求所述的系统，其中所述分隔包括用于识别对应的读取请求所属的线程的数据。

12.根据前述任一项权利要求所述的系统，其中所述分隔包括附加到在匹配的指示所属的线程的请求队列中的现有请求的分隔边带数据。

13.根据权利要求1-11中任一项权利要求所述的系统，其中，当在所述匹配的指示所属的线程的请求队列中不存在请求时，所述分隔包括附加到被插入到所述请求队列的新的请求的分隔边带数据。

14.根据前述任一项权利要求所述的系统，其中，由于先前的分隔针对线程被插入，如果已经存在针对该线程的从所述缓存存储器发送的请求，则所述非相干检测模块仅将分隔插入到所述匹配的指示所属的线程的请求队列中。