[发明专利]退火晶片、退火晶片的制造方法以及器件的制造方法

说明书

技术领域

本发明涉及一种退火晶片，其自晶片表面至一定深度为止形成有一种无缺陷区域(Denuted Zone，以下称为DZ层)，所述DZ层没有存在原生氧析出物、原生缺陷及反应性离子蚀刻缺陷(RIE缺陷，即可由RIE法检测的缺陷)。本发明尤其涉及一种退火晶片、该退火晶片的制造方法及使用此退火晶片来进行的器件的制造方法，所述退火晶片的氧化膜耐电压特性优异，于器件步骤中，可防止形成在使用干式蚀刻装置进行沟加工步骤中所产生的小丘，并且于晶片表层，由表面的向外扩散所引起的氧浓度的下降会受到抑制，于深度方向上具有均匀的分布，且伴随表层附近的氧浓度下降所造成的晶片强度的下降，会受到抑制。

背景技术

近年来，伴随半导体电路的高集成化而进行的器件的微细化，对于作为该基板且以柴氏长晶法(以下称为CZ法)制作出来的单晶硅的品质要求也逐步提高。

然而，对于以CZ法培育而成的单晶硅而言，通常10～20ppma(依据JEIDA(日本电子工业振兴协会)的换算系数而算出)左右的氧会自石英坩埚中溶出，并于硅熔液界面导入至硅结晶中。

然后，于结晶的冷却过程中成为过饱和状态，于结晶温度变成700℃以下时凝聚而形成氧析出物(以下，称为原生氧析出物)。然而，该氧析出物的尺寸极小，其于晶片的出货阶段，不会使作为氧化膜耐电压特性之一的TZDB(Time Zero Dielectric Breakdown(瞬时介电崩溃))特性或器件特性降低。

已知会使氧化膜耐电压特性或器件特性恶化的由单晶成长所引起的缺陷，属于复合缺陷，且是FPD(流体图案缺陷(flow pattern defect))、LSTD(激光散射X光断层摄影缺陷(laser scattering tomography defect))、COP(结晶起源缺陷(crystal originated particle))、OSF(氧化诱生层错缺陷(Oxidation-Induced Stacking Faults))核等的原生缺陷(Grown-in defect)，上述复合缺陷是自结晶的熔液导入至单晶硅内的被称为空位(Vacancy，以下有时略记为Va)的空孔型点缺陷、或被称为间隙硅(Interstitial-Si，以下有时略记为I)的晶格间型硅点缺陷，其在结晶冷却过程中达到过饱和，并与氧一并凝聚而成的缺陷。当对这些缺陷进行说明时，首先，关于用以决定会被导入至单晶硅中的Va与I各自的导入浓度的因素，说明一般已知的内容。

图7与图8，分别表示本发明人先前提出的专利文献1所公开的以CZ法培育而成的单晶硅棒的缺陷区域与提拉速度之间的关系的说明图、以及表示自单晶硅棒切割出来的单晶硅晶片的面内缺陷分布的说明图。

图7是通过改变培育单晶时的提拉速度(以下，有时记载为成长速度)V(mm/min)而改变V/G的情形，该V/G是V与自硅熔点至1300℃为止的温度范围中的提拉轴方向的结晶内温度梯度的平均值G(℃/mm)之比。

一般而言，已知单晶内的温度分布是依存于柴氏长晶炉(CZ炉)内的构造(以下称为热区域(HZ))，即便改变提拉速度，其分布也几乎不会发生变化。因此，于相同构造的CZ炉的情形，V/G会变成仅对应于提拉速度的变化。即，提拉速度V与V/G近似地具有正比例的关系。因此，使用提拉速度V作为图7的纵轴。

于提拉速度V较高的区域中，FPD、LSTD、COP等的原生缺陷，这些缺陷被认为是由上述被称为空位的点缺陷即空孔所凝聚而成的空隙，会高密度地存在于结晶直径方向的几乎整个区域中，这些缺陷存在的区域，被称为V-Rich(V-富集)区域。

进而，若成长速度逐步变慢，则于结晶周边部产生的氧化诱生层错缺陷环(OSF环)朝结晶内部收缩，最后消失。

若更进一步使成长速度变慢，则会出现Va或I(间隙硅)适量(过多或不足的情况少)的中性(Neutral：以下称为N)区域。已知该N区域会偏向于Va或I，但是由于该Va或I为饱和浓度以下，所以不会凝聚而成为缺陷。

此N区域，被区分为Va占优势的Nv区域与I占优势的Ni区域。已知于Nv区域中，当进行热氧化处理时，大多会产生氧析出物(Bulk Micro Defect，以下称为BMD)，于Ni区域中，则几乎不会产生氧析出物。

若进而使成长速度变慢，则I(间隙硅)达到过饱和，其结果，被认为是由I(间隙硅)聚集而成的位错环的L/D(Large Dislocation：晶格间位错环的简称，LSEPD、LEPD等)的缺陷，低密度地存在，此区域被称为I-Rich(I-富集)区域。