[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置，尤其涉及安装了针对静电放电(ESD：Electrostatic Discharge)的保护电路的半导体装置及其制造方法。

背景技术

半导体装置通常由于起因于来自外部的静电放电(ESD)等的浪涌(surge)，内部电路的半导体元件容易损坏，因而在许多半导体装置中内置有保护电路。

作为ESD保护电路的代表性类型，可以列举二极管型及晶体管型、晶闸管型等。它们各自的用途，根据作为保护电路的响应速度及放电能力、以及在半导体芯片上的占用面积等的制约而有各种各样的用途。其中，MOS晶体管型的ESD保护电路在MOS晶体管的制造工艺中能够在同一工艺流程中形成，并且在占用面积及放电能力方面比较有利，因而被通常采用。

下面，作为现有示例，对专利文献1公开的ESD保护电路的结构和动作进行说明。

图12是构成ESD保护电路的MOS晶体管型保护元件的剖面示意图。在记载于该图中的MOS晶体管型保护元件中，在P型的半导体基板901上隔着栅极绝缘膜902形成有栅极电极903。并且，在半导体基板901内，在栅极电极903的两侧形成有源极N型扩散区域904A和漏极N型扩散区域904B。另外，在漏极N型扩散区域904B的下部，与漏极N型扩散区域904B相接地形成有高浓度的P型扩散区域905。并且，在源极N型扩散区域904A和漏极N型扩散区域904B的上面，分别形成有硅化物层906A和906B。并且，通过在形成于半导体基板901上的层间绝缘膜907内设置的连接孔，形成有源极连接布线908A和漏极连接布线908B。

在这样构成的MOS晶体管型保护元件中，在对与漏极连接布线908B连接的外部连接用焊盘施加浪涌电压时，表面由于硅化物层906A而低电阻化的漏极N型扩散区域904B的电位急剧上升。由此，借助漏极N型扩散区域904B与P型扩散区域905之间的PN结部的碰撞电离(impact ionization)现象而生成电子-空穴对。此处生成的空穴流入P型半导体基板901而成为放电电流。该放电电流借助半导体基板901固有的有限的电阻而带来半导体基板901内部的电位上升。结果，由漏极N型扩散区域904B、半导体基板901和源极N型扩散区域904A构成的横向寄生双极晶体管导通(conductive)。因此，从漏极连接布线908B向源极连接布线908A流过较大的电流，能够将浪涌电压作为电流向接地线释放。

图13是表示ESD保护电路的放电特性的曲线图。在记载于该图的曲线图中，横轴表示ESD保护电路的漏极端子电压，纵轴表示从ESD保护电路的漏极流向源极的漏极电流。并且，在这种电路结构中，漏极端子与被保护元件(内部电路的构成要素)的外部输入输出端子连接，因而上述漏极端子电压也相当于施加给被保护元件的端子的电压。下面，说明ESD保护电路的动作与记载于图13中的曲线图的关系。

在从外部向ESD保护电路的漏极端子施加浪涌电压时，漏极端子电压急剧上升，在达到保护动作开始电压(下面称为Vt1)时，记载于图12中的横向寄生双极晶体管导通。此时，从漏极端子朝向源极端子流过电流，漏极端子电压借助骤回(snapback)现象而降低到产生于漏极-源极之间的电压的最小值即保持电压(下面称为Vh)。以后过渡为主放电动作，从而能够保护与漏极端子连接的内部电路的被保护元件。记载于图13中的特性R1(虚线)表示上述动作。

在专利文献1记载的现有的ESD保护电路中，在浪涌电压进入的漏极端子和漏极N型扩散区域904B的正下方形成有高浓度的P型扩散区域905。因此，在漏极N型扩散区域904B与P型扩散区域905之间的界面中形成有面积较大的陡峭的PN结。因此，随着浪涌电压的进入而容易产生雪崩击穿，因而寄生双极晶体管以更低的漏极电压而高效导通。即，进行了这样的研究，即上述ESD保护电路通过沿记载于图13中的箭头S的方向减小Vt1，从而针对来自外部的浪涌施加，能够在短时间内以尽可能低的电压完成内部电路的保护。记载于图13中的特性R2(实线)表示上述动作。

现有技术文献

专利文献

专利文献1：日本特开2007-5825号公报

发明概要

发明要解决的问题

但是，专利文献1记载的现有的ESD保护电路构成为以具有与内部电路同等的漏极耐压的MOS型晶体管为基本构造，尽可能减小保护动作开始电压(Vt1)。