[发明专利]多Vt场效应晶体管器件

说明书

技术领域

本发明涉及场效应晶体管(FET)器件，且更具体而言，涉及多阈值(Vt)FET器件及其制造技术。

背景技术

在许多集成电路设计中使用场效应晶体管(FET)作为用以断开及闭合电路的开关。大体而言，FET包括通过沟道连接的源极区和漏极区、以及调节通过源极区与漏极区之间的沟道的电子流的栅极。沟道可包括n型或p型半导体材料，其分别形成n沟道FET(NFET)或p沟道FET(PFET)。

在一些应用中偏爱使用一种特定类型的FET，即鳍片FET(finFET)，这归因于其具有快速切换时间及高电流密度。鳍片FET的基本形式包括源极区、漏极区以及源极区与漏极区之间的一个或多个鳍片形沟道。鳍片上的栅极电极调节源极与漏极之间的电子流。

随着电子技术不断缩放，功率、性能和密度折中的管理难度日益增大。存在用于管理芯片级功率的许多策略，诸如将非作用区块断电或减小睡眠模式期间的供电电压(V_dd)。然而，大部分此等方法涉及到设计耗用，此主要体现在断电管理和/或稳健设计电路以使得电路维持在降低的Vdd下的状态方面(其中紧密模型通常具有不良准确度)。

常常，一旦最终设计形成，较低V_dd便凭经验而确定。因此，常规器件几乎始终具有较高设计成本以确保较低V_dd下的电路设计功能。此成本产生自于：跨越较宽的电压范围检查本身设计，以及确保模型本身在此V_dd范围内得到良好校准，良好校准常常不可忽视。另外，亦存在以下风险：若未正确地执行这些任务，则可能带来与重新设计周期相关联的成本。

因此，需要一种经由有效低功率操作来提供功率节省的FET器件，此等有效低功率操作可通过可用处理技术来简单而经济地实施。

发明内容

本发明提供多阈值(Vt)场效应晶体管(FET)器件及其制造技术。在本发明的一个方面中，提供一种FET器件，其包括源极区；漏极区；使所述源极区与所述漏极区互连的至少一个沟道；以及栅极，其围绕所述沟道的至少一部分，所述栅极被配置为归因于遍及所述栅极的至少一种带边金属的选择性放置而具有多个阈值。

在本发明的另一方面中，提供一种制造FET器件的方法。所述方法包括以下步骤。在绝缘体上硅(SOI)层中构图多个鳍片，每一鳍片具有第一侧面和与所述第一侧面相对的第二侧面。在所述等鳍片中的每一个上形成介电层。形成栅极，所述栅极围绕所述等鳍片中的每一个的至少一部分且通过所述介电层与所述鳍片分隔，所述栅极被配置为归因于遍及所述栅极的至少一种带边金属的选择性放置而具有多个阈值。通过所述鳍片使源极区与漏极区形成互连。

在本发明的又一方面中，提供另一种制造FET器件的方法。所述方法包括以下步骤。在SOI层中构图基部，所述基部具有第一侧面、与所述第一侧面相对的第二侧面以及顶部。在所述基部上形成介电层。形成栅极，所述栅极围绕所述基部的至少一部分且通过所述介电层与所述基部分隔，所述栅极被配置为归因于遍及所述栅极的至少一种带边金属的选择性放置而具有多个阈值。在所述栅极的相对侧面上形成源极区和漏极区。

将参考以下详细描述和附图获得对本发明的更完全理解以及本发明的其它特征及优点。

附图说明

图1为说明根据本发明的实施例的示例性鳍片场效应晶体管(鳍片FET)器件的示意图；

图2A和图2B为说明根据本发明的实施例的图1的鳍片FET器件的鳍片(沟道)与栅极电介质的形成的横截面图；

图2C至图2F为说明根据本发明的实施例的图1的鳍片FET器件的双Vt栅极的产生的横截面图；

图2G至图2I为说明根据本发明的实施例的图1的鳍片FET器件的源极区/漏极区的形成的横截面图；

图3为说明根据本发明的实施例的示例性金属氧化物半导体场效应晶体管(MOSFET)器件的示意图；

图4A和图4B为说明根据本发明的实施例的图3的MOSFET器件的基部与栅极电介质的产生的横截面图；

图4C至图4L为说明根据本发明的实施例的图3的MOSFET器件的双Vt栅极的产生的横截面图；

图4M至图4O为说明根据本发明的实施例的图3的MOSFET器件的源极区/漏极区的形成的横截面图；以及

图5为说明根据本发明的实施例的两个单Vt FET器件和双Vt FET器件的性能的表。

具体实施方式