[发明专利]具有多个阈值电压的纳米线网的场效应晶体管

说明书

技术领域

本发明涉及基于纳米线的器件，且更具体地，涉及多阈值电压(V_t)的基于纳米线的场效应晶体管(FET)及其制造方法。

背景技术

环绕栅极(GAA)纳米线沟道场效应晶体管使得可实现超出目前平面互补金属氧化物半导体(CMOS)技术的特征尺寸变化。在基本形式中，基于纳米线的FET包括源极区、漏极区以及在该源极与漏极区之间的纳米线沟道。围绕纳米线沟道的栅极调整通过源极与漏极区间的纳米线沟道的电子流。

然而，特征尺寸变化是对现今高性能、高功率电子器件的挑战。使用电池的移动装置，例如膝上型计算机，可作为例子。在未适当提供电力管理时，正常的计算运作会快速耗尽电力储存。

许多电力管理策略都存在于芯片层级，例如在“休眠模式”中减少用于非有源模块的电力或降低供应电压(V_dd)。然而，这些方法中大部分都涉及就管理减少电力及/或鲁棒地设计电路的设计成本，从而电路保持在低V_dd状态而言，而在该低电压紧凑模型一般都具有不佳的精确性。因此，传统器件几乎总是以较高的设计与生产成本来确保电路是以较低V_dd作用。这些成本的来源包括在较广的电压范围下检查设计本身，以及确保在V_dd的该范围良好地校正所制造的器件。此外，也存在着当这些工作未被正确执行时，可能也会产生与重新设计周期相关的成本的风险。

因此，需要允许功率消耗调节的可变化尺寸基于纳米线的FET的设计。

发明内容

本发明提供了基于纳米线的场效应晶体管及其制造方法。在本发明的一方面中，所提供的FET具有垂直取向堆叠的多个器件层，各器件层具有源极区、漏极区以及连接该源极区与该漏极区的多个纳米线沟道，其中所述器件层的一个或多个配置成具有与一个或多个其它器件层不同的阈值电压；以及围绕所述纳米线沟道的栅极，其对各器件层而言是公共的。

在本发明的另一方面中，提供了一种制造FET的方法，其具有下列步骤。形成多个垂直取向堆叠的器件层，各器件层具有源极区、漏极区以及连接该源极区与该漏极区的多个纳米线沟道。所述器件层的一个或多个配置为具有与一个或多个其它器件层不同的阈值电压。形成围绕所述纳米线沟道的栅极，该栅极对各器件层而言是公共的。

参照下列实施方式与如附图，即可完全了解本发明以及本发明的进一步特征与优点。

附图说明

图1是一截面图，其根据本发明的具体实施例而示出用于制造具有多个阈值电压(V_t)的场效应晶体管(FET)的方法的初始结构；

图2是一截面图，其根据本发明的具体实施例而示出多个纳米线硬掩模；

图3是一截面图，其根据本发明的具体实施例而示出形成于FET有源区上方的虚设栅极结构；

图4是一截面图，其根据本发明的具体实施例而示出沉积在虚设栅极周围的一填充层；

图5是一截面图，其根据本发明的具体实施例而示出移除虚设栅极而产生形成于填充层中的一沟槽；

图6是一截面图，其根据本发明的具体实施例而示出蚀刻至一较薄顶部器件层中的纳米线条体；

图7是一截面图，其根据本发明的具体实施例而示出在图6中所形成的纳米线条体是经侧向窄化；

图8是一截面图，其根据本发明的具体实施例而示出蚀刻至剩余较厚器件层中的纳米线条体；

图9是一截面图，其根据本发明的具体实施例而示出移除的纳米线硬掩模的一暴露氮化物部分；

图10是一截面图，其根据本发明的具体实施例而示出在沟槽中所形成的间隔物；

图11是一截面图，其根据本发明的具体实施例而示出已经从纳米线条体间移除的牺牲层；以及

图12是一截面图，其根据本发明的具体实施例而示出在沟槽中所形成的一替代栅极。

具体实施方式

图1至图12是说明用于制造一种具有多个阈值电压(V_t)的环绕栅极基于纳米线的场效应晶体管的示例方法的示意图。如下文所说明，该工艺是利用镶嵌栅极工艺来建构与栅极自对齐的源极/漏极区。