[发明专利]移位寄存器和显示装置

说明书

技术领域

本发明涉及用于显示面板的栅极驱动器等的移位寄存器。

背景技术

近年来，在液晶面板上用非晶硅形成栅极驱动器实现削减成本的栅极单片化不断进步。栅极单片也被称作无驱动器栅极、面板内置栅极驱动器、栅极集成面板等。

图12表示专利文献1所述的这种栅极驱动器(扫描驱动电路)的结构。

该栅极驱动器为将多个单位级SRC11、SRC12、…、SRC1N、SRC1D级联连接而构成。对于各单位级的时钟端子CK，向第奇数段输入第一时钟CKV，向第偶数段输入第二时钟CKVB。第一时钟CKV和第二时钟CKVB为彼此反相的关系。从输出端子OUT输出向栅极总线供给的栅极信号(G1、G2、…、GN、GD)。

向初段的单位级SRC11的第一输入端子IN1输入扫描开始信号STV，向以后的级SRC12、SRC13…、SRC1N、SRC1D的第一输入端子IN1输入从前段的级输出的栅极信号。另外，向单位级SRC11、SRC12、…、SRC1N的第二输入端子IN2输入从下一段的单位级输出的栅极信号。进而，各单位级具备第一电压端子VOFF。

现有技术文献

专利文献

专利文献1：日本国公开专利公报“特开2005-50502号公报(公开日：2005年2月24日)”

专利文献2：日本国公开专利公报“特开2000-155550号公报(公开日：2000年6月6日)”

专利文献3：日本国公开专利公报“特开2003-016794号公报(公开日：2003年1月17日)”

专利文献4：日本国公开专利公报“特开平6-216753号公报(公开日：1994年8月5日)”

专利文献5：日本国公开专利公报“特开2003-346492号公报(公开日：2003年12月5日)”

专利文献6：日本国公开专利公报“特表2008-508654号公报(公表日：2008年3月21日)”

发明内容

发明要解决的课题

在专利文献1中，作为各上述单位级SRC11、SRC12、…、SRC1N、SRC1D，公开的是如图13所示的单位级100的电路结构。该单位级100具备：缓冲部110、充电部120、驱动部130、放电部140和保持部150。

在此，对于该电路的动作，例如，假设向单位级100输入本案件申请人设定的图14的第一时钟CKV或第二时钟CKVB的情况。即，在单位级100为第奇数个的情况下，设为向时钟端子CK输入图14的第一时钟CKV，在单位级100为第偶数个的情况下，设为向时钟端子CK输入图14的第二时钟CKVB。第一时钟CKV和第二时钟CKVB为彼此反相的关系。

而且，现在考虑将第偶数个的单位级100作为例子。

如图14所示，若从前段的单位级100向第一输入端子IN1、即缓冲部110的晶体管Q1的栅极和漏极输入栅极脉冲，则晶体管Q1成为ON状态，并对充电部120的电容器C进行充电。由此，驱动部130的晶体管Q2成为ON状态。向第一输入端子IN1输入的前段的栅极脉冲下降至Low电平，晶体管Q1成为OFF状态后，若向晶体管Q2的漏极输出第二时钟CKVB的High电平，则通过电容器C的自举效果节点N1的电位上升，晶体管Q2的沟道电阻充分减小，从输出端子OUT输出大致具有时钟信号的振幅的栅极脉冲。

另外，若向下一段的单位级100输入该栅极脉冲并从下一段的单位级100输出栅极脉冲，则该栅极脉冲被输入到本段的单位级100的第二输入端子IN2。由此，驱动部130的晶体管Q3和放电部140的晶体管Q4成为ON状态，输出端子OUT和栅极总线和节点N1分别与第一电压端子VOFF连接并复位至Low电平。

在其它的单位级100进行动作的期间，每当向时钟端子CK输入的第二时钟CKVB成为High电平时，保持部150的晶体管Q5成为ON状态，并使节点N1周期性地与输出端子OUT连接。

另外，奇数段的单位级100在与图14的定时(时刻)错开1时钟脉冲量的定时进行相同的动作。

根据上述栅极单片电路结构，仅使用n沟道型TFT，也能够通过自举(bootstrapping)效果充分地减小称为晶体管Q2的输出晶体管的沟道电阻并增大驱动能力。因此，使用仅由非晶硅等n沟道型制作TFT较为困难的材料在面板整片地组装栅极驱动器的情况下，具有如下优点，能够充分地克服非晶硅TFT的高阈值电压和低电子迁移度这样的不利特性，且能够应对面板低电压化的要求。