[发明专利]放电间隙填充用组合物和静电放电保护体

说明书

技术领域

本发明涉及放电间隙填充用组合物和静电放电保护体，更具体而言，涉及放电时的工作性优异、能够小型化、低成本化的静电放电保护体，以及在该静电放电保护体中使用的放电间隙填充用组合物。

背景技术

如果带电的导电性物体(例如人体)与其它导电性物体(例如电子设备)接触或充分接近，则会发生激烈放电。该现象被称为静电放电(electro-staticdischarge，以下也记为“ESD”。)，有时会引起电子设备的误操作、损伤等问题，或成为爆炸性气氛中爆炸的导火索。

ESD是电气系统和集成电路所遭受的破坏性且不可避免的现象之一。若从电学的观点来说明，ESD是指具有数安培峰值电流的高电流持续10纳秒至300纳秒的瞬间高电流现象。因此，发生ESD时，如果不将大体上数安培的电流在几十纳秒以内导向集成电路外，则该集成电路会遭受极难修复的损伤，或发生不良状况或劣化，无法正常地起作用。

近年来，电子部件、电子设备的轻量化、薄型化、小型化的潮流迅速进展。随之，半导体的集成度、电子部件在印刷配线基板上的安装密度显著提高，过密地集成或安装的电子元件、信号线彼此极其接近地存在。进而，信号处理速度也被高速化了。其结果是，形成容易诱导产生高频辐射噪音的状况。基于这样的状况，进行了保护电路内的IC等不受ESD破坏的静电放电保护元件的开发。

以往，作为保护电路内的IC等不受ESD破坏的静电放电保护元件，有由金属氧化物等的烧结体形成的整体结构的元件(例如，参照专利文献1)。该元件是由烧结体形成的叠层型片式压敏电阻器，具备叠层体和一对外部电极。压敏电阻器具有当施加电压达到某一定以上的值时在此之前不流动的电流突然流出这样的性质，对静电放电具有优异的抑制力。然而，作为烧结体的叠层型片式压敏电阻器无法避免由片成型、内部电极印刷、片叠层等构成的复杂制造工艺，并且，存在安装工序中也容易发生层间剥离等不良状况。

此外，作为保护电路内的IC等不受ESD破坏的静电放电保护元件，有放电型元件。放电型元件还具有漏电流小、原理简单、不易发生故障这样的优势。此外，放电电压可以根据放电间隙的宽度来调整。此外，在制成密封结构的情况下，根据气体的压力、气体的种类来决定放电间隙的宽度。作为实际上市售的放电型元件，有形成圆柱状的陶瓷表面导体皮膜，通过激光等在该皮膜上设置放电间隙，将其进行玻璃封装而得的元件。该市售的玻璃封装的放电型元件，虽然静电放电保护特性优异，但是其形态复杂，因此作为小型的表面安装用元件，尺寸方面有限制，而且存在成本难以降低这样的问题。

此外，公开了在配线上直接配线形成放电间隙，通过该放电间隙的宽度来调整放电电压的方法(例如，参照专利文献2～4)。专利文献2中例示了放电间隙的宽度为4mm，专利文献3中例示了放电间隙的宽度为0.15mm。此外，专利文献4中公开了，在通常的电子元件的保护时，作为放电间隙优选为5～60μm，为了通过静电放电保护敏感的IC、LSI，优选使放电间隙为1～30μm，特别是在只要仅仅除去大的脉冲电压部分即可的用途中可以增大至150μm左右。

然而，如果在放电间隙部分没有保护，则在施加高电压时会发生气体放电，或者由于环境中的湿度、气体使导体表面发生污染而放电电压变化，或者由于设置有电极的基板的碳化而可能会使电极短路。

此外，在具有放电间隙的静电放电保护体中，在通常的工作电压，例如一般小于DC10V时，要求高的绝缘电阻性，因而在电极对的放电间隙中设置耐电压性的绝缘性部件是有效的。如果为了保护放电间隙，而在放电间隙中直接填充通常的保护剂类作为绝缘性部件，则会引起放电电压的大幅上升，不实用。虽然在1～2μm左右或2μm以下的极窄的放电间隙中填充通常的保护剂类的情况下，可以降低放电电压，但是存在填充的保护剂类发生微小劣化，或者绝缘电阻降低，或者根据情况会导通这样的问题。

专利文献5中公开了在绝缘基板上设置10～50μm的放电间隙，在端部对置的一对电极图案之间设置以ZnO为主成分且包含碳化硅的功能膜的保护元件。该保护元件与叠层型片式压敏电阻器相比，构成简单，并具有可以作为基板上的厚膜元件来制造的优点。

然而，对于这些ESD对策元件而言，虽然随着电子设备的进化，实现了安装面积的降低化，但是形态始终是元件，因此需要通过焊料等安装在配线基板上。因此，电子设备中，设计自由度少，并且，包括高度而在小型化方面存在限制。

因此，期望不固定元件，以包含小型化的自由形态在必要的位置并且必要的面积部分采用ESD对策。