[发明专利]用于动态比例缩放ADC采样率以避免接收机干扰的装置和方法

权利要求书

1.一种装置，包括：

包括射频集成电路(RFIC)的第一接收机，所述第一接收机具有期望接收信号频带；

基带集成电路(IC)，所述基带IC与所述RFIC分开；

在所述RFIC与所述基带IC之间被路由的ADC采样时钟信号；以及

至少一个处理器，配置成动态地调节采样频率以避免一个或更多个潜在的干扰信号对所述第一接收机的所述期望接收信号频带造成干扰。

2.如权利要求1所述的装置，其特征在于，所述基带IC包括模数转换器(ADC)；并且

其中所述ADC采样时钟信号是在所述RFIC上生成的并被路由至所述ADC。

3.如权利要求1所述的装置，其特征在于，所述RFIC包括ADC，并且其中所述ADC采样时钟信号是在所述RFIC上生成的并被路由至所述基带IC。

4.如权利要求1所述的装置，其特征在于，所述RFIC包括ADC，并且其中所述ADC采样时钟信号是在所述基带IC上生成的并被路由至所述RFIC。

5.如权利要求1所述的装置，其特征在于，所述至少一个处理器包括：

干扰确定模块，用于确定一个或更多个潜在干扰信号分量的频率；

采样频率选择模块，用于选择期望采样频率以使得所述一个或更多个潜在干扰信号分量中的至少一个不对所述第一接收机操作造成实质性干扰；以及

采样频率设定模块，用于将所述采样频率设定为所述期望采样频率。

6.如权利要求5所述的装置，其特征在于：

所述一个或更多个潜在干扰信号分量中的至少一个是扰乱信号；

对所述扰乱信号进行采样潜在导致所述扰乱信号混叠进入所述第一接收机的期望信号频带中，并且

所述采样频率选择模块被配置成经由演算或查找表来确定采样频率F_S以使得在ADC输入处，所述扰乱的频谱模F_S与所述期望信号频谱没有实质性交叠。

7.如权利要求6所述的装置，其特征在于，所述第一接收机具有零IF架构并且所述采样频率被选择成使得F_J模F_S大于BW_J+BW_S的一半，其中F_J是所述扰乱的频率，BW_J是所述扰乱的带宽，并且BW_S是所述信号的带宽。

8.如权利要求5所述的装置，其特征在于，所述潜在干扰信号分量中的至少一个的源是所述第一接收机的采样频率的谐波，并且其中所述采样频率选择模块被配置成：

经由演算或查找表来确定采样频率以使得F_S没有任何倍数N*F_S落在所述期望信号频谱中，其中F_S是所述接收机的采样频率并且N是正整数。

9.如权利要求5所述的装置，其特征在于，所述潜在干扰信号分量中的至少一个可被所述第一接收机本机振荡器(LO)的一个或更多个杂散分量下变频到所述第一接收机的期望信号IF频带中，并且其中所述一个或更多个LO杂散分量是所述第一接收机的采样频率的谐波，并且其中所述采样频率选择模块被配置成：

经由演算或查找表来确定采样频率F_S以使得所述扰乱与在频率偏移量N*F_S处的LO杂散分量的混频产物具有与所述期望信号频谱没有实质性交叠的频谱。

10.如权利要求5所述的装置，其特征在于，所述采样频率选择模块被进一步配置成每当所述第一接收机被调谐到新信道时选择采样频率。

11.如权利要求1所述的装置，其特征在于，进一步包括：

至少一个发射机，

其中所述潜在干扰信号分量中的至少一个从至少一个发射机耦合进所述接收机中。

12.如权利要求5所述的装置，其特征在于，进一步包括：

至少一个第二接收机，

其中所述潜在干扰信号分量中的至少一个从所述第二接收机的ADC电路耦合进所述第一接收机中。