[发明专利]显示源图像的变形版本的设备和方法

说明书

技术领域

本发明涉及显示源图像的变形版本的设备和方法。

背景技术

由计算机或专用视频处理硬件处理的视频可以看作单独的静止图像的序列。每个图像由多个像素形成，所述多个像素典型地以矩形阵列或矩阵布置。可以通过识别任意给定像素位于图像中哪个水平线(或行)和哪个垂直线(或列)上来确定该像素在图像中的坐标。

大多数视频缩放器(scaler)架构以组成该图像的单独的像素到达的次序将输入视频信号存储到存储器中。因此，存储组成视频的第一图像的整个最上面一行，从该行的最左面像素移动到最右面像素。然后，将这些像素存储在存储器中作为一个单元。对于第二行等重复该操作，直到已经存储了组成图像的所有像素为止。对于组成视频的所有图像重复该操作。

同步动态随机存取存储器(SDRAM)芯片特别适于以该方式存储视频数据。在SDRAM中，以库(bank)、行和列存储数据。可视化SDRAM芯片的布置的一种方式是想象SDRAM存储器中的每个库是具有大量抽屉的行和列的大型档案柜。每个抽屉存储某个量的信息，并且可以通过指定其位于特定档案柜的特定行和列中来识别。

为避免在用作到SDRAM中的地址的行和列与组成图像的行和列之间的混淆，在这里通常将后者分别称为“水平线”和“垂直线”。

在一个实现方式中，每个像素包括二十四位信息。这意味着每个像素可以表示2²⁴＝16,777,216种颜色值之一。48位宽数据总线可以存储48位，这等同于相当于两个像素的信息，因为每个像素是24位长。该二像素信息段通常被称为“数据字”。双倍数据速率同步动态随机存取存储器(DDR2SDRAM)芯片每时钟周期传送两个数据字。这意味着每个时钟周期可以存储相当于四个像素的信息。因此，占用四个时钟周期来存储十六个像素，其等同于八个数据字。

图1是从Micron 256Mb DDR2数据表取得的时序图，该数据表可从总部在80002，Federal Way，P. O.Box 6，Boise，ID 83707-006，USA的Micron Technology Inc获得，或经由他们在http://download.micron.com/pdf/datasheets/dram/ddr2/256MbDDR2.pdf的网站获得。

图1示出典型DDR2SDRAM中的顺序列存取。顺序列存取意味着存取SDRAM存储器中特定行中的任意列。在时间T0，发布READ(读)命令以从SDRAM存储器中的特定库中的特定行读取列n。在之后的时间T2，发布另外的READ命令以读取相同库和行的不同列b。在时间T3，返回列n中包括的所有数据。如在图1中可以看到的那样，在从列n返回数据之前在T0和T3之间存在三个时钟周期的延迟。这些对SDRAM的READ命令中的每一个导致在两个时钟周期中从SDRAM的相关列中检索到的四个数据字或“DQ”。因此，数据传送的两个周期检索四个DQ，这等同于图像数据的八个像素。

在实际检索到前四个DQ之前，在T2发布第二REAM命令。这被称为“流水线操作”，并保证即使没有继续发布READ命令，在从一行存取的数据流中也没有间隙。

从时间T3起，每个时钟周期可以检索两个数据字。这一点意味着一旦打开相同行，从该行的不同列读取两个数据字就占用一个时钟周期。

图2是从相同Micro 256Mb DDR2数据表得到的时序图。图2示出了典型DDR2SDRAM中的顺序行存取。图2不同于图1在于，代替顺序存取相同行中的不同列，顺序存取不同行。例如，顺序行存取需要90°旋转。

通过在时间T1发布ACT(“激活”)命令来激活要存取的第一行(这里是行A)。然后，通过在时间T4发布READ命令来读取行A中的所需列(列n)。如果需要从不同行读取数据，则无论其是否也来自相应列，行A必须首先“预充电”或关闭。在时间T6发布PRE命令，并且在三个时钟周期(t_RP)之后，关闭行A且可以在时间T9发布另一ACT命令。

与顺序读取一行的顺序列相对比，因为在可以读取下一行之前必须打开和关闭每个行，所以从不同行顺序读取占用八个时钟周期。总而言之，读取顺序行比读取相同行中的顺序列慢八倍的时间。

在一些数据存储布置，特别是图像处理布置中，需要频繁的顺序行存取以处理数据，这导致长的数据处理时间和系统资源的密集使用。图像变形需要随机行存取，由此将输入图像映射到非矩形形状。基于视频的数据存取的这些和其它特性已经对视频数据的处理和使用提出了挑战。

发明内容