[发明专利]对存储器层次结构中的闪存的高速缓存一致性支持

说明书

技术领域

本发明涉及计算机系统，更具体地说，涉及支持闪速存储器的存储器子系统硬件。

背景技术

为了提高计算机系统的性能，系统设计人员可利用存储设备的分层布置，以利用计算机程序一般表现出的存储器局部性。这里使用的存储器局部性指的是计算机程序在较短的时间段内，或者在接近的范围内，频繁访问相同或者相关的存储位置的倾向。例如，在虚拟存储器实现中可以使用分页，以便每次一页地把频繁访问的数据从辅助存储设备调入主存储器中。认为访问主存储器比访问辅助设备快，尽管辅助设备能以每个存储单元较低的成本保存数据。另一方面或者另外，频繁被访问的数据的副本可被保存在由更快的具有较小总容量的设备构成的高速缓存中。数据可以每次一个高速缓存行地保存在高速缓存中，高速缓存行一般小于页面。

一般来说，现代计算机系统利用存储设备的层次结构，所述层次结构包括其中每次一个高速缓存行地复制数据的一层或多层高速缓冲存储器，主存储器的其中每次一页地保存数据的区域，和不同级别的辅助存储器。高速缓冲存储器可以与处理单元紧密耦接，和/或包括在处理单元内。主存储器一般经快速系统总线，直接耦接到一个或多个处理单元。辅助存储器可以作为I/O系统层次结构的一部分，而不是直接耦接的存储设备，经通用I/O接口系统，比如并行ATA(PATA)，串行ATA(SATA)，小型计算机系统接口(SCSI)，通用串行总线(USB)，外设组件互连(PCI)等，耦接到一个或多个处理单元。当在主存储器内没有找到所需的页面(称为寻页缺失)时，可以利用称为直接存储器访问(DMA)的技术，从辅助存储器取回该页面。在DMA中，辅助设备可以直接访问存储器，从而独立于其它处理单元地往来于主存储器传送页面。不过，存储器层次结构内的多数数据传送要求中央处理单元的介入。

除了上述考虑之外，通过在系统内设置多个处理单元(也称为多核芯处理器)，或者通过借助网络或者另一种互联把多个离散系统或子系统结合在一起，从而形成更复杂的并行系统，计算机系统可实现各种并行处理。在提供对共享存储器的访问的多核芯系统中，存在两个以上独立的同时执行的处理器任务可试图同时访问存储器中的相同可寻址位置的可能性。例如，一项任务试图写入该位置，而同时另一项任务试图读取该位置。缺少可预测地安排或调整这种同时的存储器访问的某种技术(通常称为一致性协议)，会导致不可预测或者错误的执行行为。例如，取决于写入相对于读取的发生顺序，上面提及的两项任务可能产生不同的计算结果，这以其他方式也可能是完全随机的。如果多核芯系统中的不同处理单元试图本地高速缓存共享数据，那么会出现类似问题。

当辅助设备可以借助DMA或者以其它方式访问存储器时，也存在一致性问题。当处理单元访问特定的存储器位置时，它把所述特定位置的当前值保存在高速缓存中。如果对高速缓存的更新未被传送给辅助设备，那么下次访问所述特定位置时，会从辅助设备载入陈旧版本的数据，从而更新被重写。计算机系统利用各种一致性协议来确保没有处理单元在使用数据的过时副本。在DMA实现中，可在清洗已因DMA访问而变得无效的高速缓存行的硬件或软件中保持高速缓存一致性。

和诸如硬盘存储器之类的辅助设备对比，可取的是在计算机系统的存储器层次结构中增加低成本的存储设备(比如闪速存储器)以降低系统总成本和提高性能。不幸的是，在这些存储设备和主存储器之间没有DMA访问的情况下，会出现高速缓存一致性问题。另外，这些存储设备需要专门的多指令访问操作。利用中央处理单元实现这些访问操作效率低。从而，需要的是在计算机系统的存储器层次结构中，加入解决这些问题的闪速存储器式存储设备的系统和方法。

发明内容

公开了计算机系统和方法的各个实施例。在一个实施例中，计算机系统包括经存储器控制器与存储器层次结构耦接的处理器。所述存储器层次结构包括随机存取存储器的第一存储器区域和闪速存储器的辅助存储器区域。存储器控制器经第一缓冲器与第一存储器区域耦接，辅助存储器区域经闪存控制器与存储器控制器耦接。存储器控制器接收访问第一存储器区域中的特定页面的请求。处理器检测与所述请求对应的寻页缺失，并且响应检测到寻页缺失，把一个页面从辅助存储器区域交换(swap)到第一存储器区域。

在另一个实施例中，处理器包括配置成在辅助存储器区域和第一存储器区域之间移动数据的命令定序器。为了在辅助存储器区域和第一存储器区域之间移动数据，命令定序器执行保存在第一存储器区域中的微命令序列。