[发明专利]对多个通道中的紧缩数据解压缩

说明书

技术领域

实施例涉及处理器、由处理器执行的方法、合并了处理器的系统或者由处理器处理的指令。具体地，实施例涉及对多个通道中的紧缩数据解压缩的处理器、方法、系统或指令。

背景技术

提高计算机和其他处理系统的性能通常趋向于增加可被处理的数据量和/或提供更好的用户体验。随着计算机和其他处理系统处理越来越大的数据量，加速这种数据处理的技术趋向于变得更加重要。

单指令多数据（SIMD）架构是加速数据处理的一种方式。在SIMD架构中，不同于一条指令仅对一个数据元操作，指令可以对多个数据元同时地或并行地操作。代表性地，在SIMD架构中，多个数据元可以紧缩在一个寄存器或者存储器位置内。响应指令的并行执行硬件可以同时地或并行地执行多个操作。这种SIMD架构趋向于显著提高系统性能。

一种已知类型的SIMD指令是解压缩指令。一些已知的处理器包括多种不同的解压缩指令。例如，除了来自英特尔公司（Intel Corporation）的其他处理器之外，Intel? Core? 2 Duo处理器包括各种解压缩指令，诸如在英特尔架构软件开发人员手册：第二卷：指令集参考，1999年（订单号243191）中详细描述的指令。

然而，在一些条件下并且对于一些应用，额外的解压缩指令和操作可能是有用的。

附图说明

通过参照用于图示本发明的实施例的下面的描述和附图，将最佳地理解本发明的实施例。在附图中：

图1图示了处理器的一个示例实施例。

图2是接收指令并且存储由指令指定的结果的方法的实施例的流程框图。

图3示出了由很多Intel?高级矢量扩展（Intel AVX）指令利用的YMM寄存器的实施例。

图4示出了适用于本发明的一个或多个实施例的紧缩数据格式的代表性示例。

图5是跨通道解压缩方法的示例实施例的流程框图。

图6图示了根据指定针对低通道的解压缩低操作和针对高通道的解压缩高操作的第一单个跨通道解压缩指令对具有两个通道的256位操作数中的32位双字紧缩数据元进行解压缩。

图7图示了根据指定针对低通道的解压缩高操作和针对高通道的解压缩低操作的第二单个跨通道解压缩指令对具有两个通道的256位操作数中的32位双字紧缩数据元进行解压缩。

图8图示了根据指定针对低通道的解压缩低操作和针对高通道的解压缩高操作的第三单个跨通道解压缩指令对具有两个通道的256位操作数中的16位字紧缩数据元进行解压缩。

图9图示了根据指定针对低通道的解压缩高操作和针对高通道的解压缩低操作的第四单个跨通道解压缩指令对具有两个通道的256位操作数中的16位字紧缩数据元进行解压缩。

图10是具有指定对于每个通道将执行什么类型的解压缩操作的控制字段的跨通道解压缩指令的实施例的简化框图。

图11是适用于实现本发明的一个或多个实施例的计算机系统的示例实施例的框图。

具体实施方式

在下面的描述中，阐述了诸如处理器类型、数据类型、数据格式、寄存器类型、寄存器布置、系统配置等的许多特定细节。然而，应当理解，本发明的实施例可以在没有这些特定细节的情况下实践。在其他实例中，未详细示出公知的电路、结构和技术以便不致使这里的描述的理解模糊。

图1图示了处理器100的一个示例实施例。该处理器能够或者在操作中执行如本文中别处讨论的跨通道解压缩指令102。

该处理器可以是能够执行指令的各种不同类型的处理器中的任何处理器。例如，处理器可以是通用处理器，诸如PENTIUM? 4、PENTIUM? Dual-Core、Core? 2 Duo和Quad、Xeon?、Itanium?、XScale?或StrongARM?微处理器，它们可从美国加利福尼亚州圣巴巴拉的英特尔公司获得。替换的，该处理器可以来自其它公司。该处理器可以是精简指令集计算（RISC）处理器、复杂指令集计算（CISC）处理器、超长指令字（VLIW）处理器或者混合的或替换的处理器类型。作为另一种选择，该处理器可以是专用处理器，诸如例如，网络或通信处理器、协处理器、嵌入式处理器、压缩引擎、图形处理器等。该处理器可以在一个或多个芯片上实现。

在使用期间，处理器在操作中接收跨通道解压缩指令102。解压缩指令可以表示控制信号，该控制信号在操作中使处理器执行如下文进一步讨论的解压缩操作。解压缩指令可以由例如软件序列或算法提供。