[发明专利]时间AD转换器和固体摄像装置

说明书

技术领域

本发明涉及时间AD转换器和固体摄像装置。

本申请基于在2009年7月16日在日本提出的日本专利申请2009-168013号主张优先权，在此引用其内容。

背景技术

作为时间AD转换器的一例，已知专利文献1、2所示的时间AD转换器。图21是示出时间AD转换器的结构的图。时间AD转换器3具有：圆环延迟电路10，其将作为延迟单元在一个输入端接受脉冲信号StartP而进行动作的作为起动用反转电路的1个与非电路NAND和多个反相电路INV连接成链状；计数器12和编码器14，其测量来自圆环延迟电路10的输出信号；锁存电路16，其保持来自计数器12的输出信号；锁存电路18，其保持来自编码器14的输出信号；锁存电路20，其将来自锁存电路16和锁存电路18的输出信号相加进行保持；以及运算器22，其使用锁存电路20运算前面信号与当前信号的差分，输出到外部的后级电路。

经由电源线11a向圆环延迟电路10内的与非电路NAND和反相电路INV提供电源。此外，作为AD转换的对象的模拟信号V_in的输入端子2a与电源线11a连接。

接着，说明AD转换器3的动作。圆环延迟电路10使脉冲信号StartP在连接1个与非电路NAND和多个反相电路INV而成的链状的电路中环绕。

计数器12对圆环延迟电路10内的脉冲信号StartP的环绕数进行计数，作为二进制的数字数据输出。在此，圆环延迟电路10按照模拟信号V_in和时钟(CLK)信号CKs的周期改变特性。由此，脉冲信号StartP的传播延迟时间按照模拟信号V_in和时钟(CLK)信号CKs的周期而变化。

编码器14检测在圆环延迟电路10内环绕中的脉冲信号StartP的位置，作为二进制的数字数据输出。

锁存电路16锁存从计数器12输出的数字数据。锁存电路18锁存从编码器14输出的数字数据。锁存电路20取入来自锁存电路16的数字数据作为上位比特，取入来自锁存电路18的数字数据作为下位比特，将这些数字数据相加，由此，生成与CLK信号CKs的周期下的模拟信号V_in对应的二进制的数字数据。

运算器22运算由锁存电路20保持后的数字数据与由锁存电路20保持前的数字数据的差分，输出到外部的后级电路。

图22A和图22B是示出模拟信号V_in、传播延迟时间以及采样周期的图。图22A示出在圆环延迟电路10中传播延迟时间按照模拟信号V_in而变化的情况。纵轴表示模拟信号V_in和传播延迟时间。横轴表示时间。图22B示出上述AD转换器3按照CLK信号CKs周期性地输出数字数据DT1、DT2、DT3、…的情况。

在专利文献2中记载有如下内容：使用上述AD转换器按照外部环境(在专利文献2中是温度)校正模拟信号V_in(信号电压)与计数值的关系(以下称作“环境校正”)的情况。

现有技术文献

专利文献

专利文献1：日本特开平5-259907号公报

专利文献2：日本特开2004-274157号公报

非专利文献

非专利文献1：渡边高元、外2名著，“An ALL-Digital Analog-to-Digital Converter With 12-μV/LSB Using Moving-Average Filtering”、“IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.38，NO.1，JANUARY 2003”、2003年1月，p.120-125

发明内容

发明要解决的课题

但是，时间AD转换器在时间AD转换器以外进行上述环境校正。因此，使用时间AD转换器的固体摄像装置存在导致其电路规模增大的问题。

本发明正是鉴于上述问题而完成的，其目的在于，提供一种用简单的电路结构进行环境校正的时间AD转换器和使用该时间AD转换器的固体摄像装置。

用于解决课题的手段

本发明的时间AD转换器具有：圆环延迟电路，其具有n个(n是2以上的自然数)延迟单元；数字信号生成部，其利用所述圆环延迟电路的输出生成对应于模拟信号的数字信号；以及圆环延迟电路控制部，其按照外部环境信号控制被输入到所述n个延迟单元的电流。

也可以是，所述外部环境信号是从所述数字信号生成部输出的计数值。