[发明专利]系统级封装

权利要求书

1.一种系统级封装，其包括：

载体；

在所述载体上方的第一芯片，其中所述第一芯片包括具有在1与50微米之间的厚度的第一半导体衬底、在所述第一半导体衬底的底表面下的第一金属层，以及在所述第一半导体衬底的所述底表面下且在所述第一金属层上方的电介质层；

在所述载体上方的第二芯片，其中所述第二芯片包括第二半导体衬底，其中所述第二半导体衬底具有实质上与所述第一半导体衬底的上表面共平面的上表面，其中所述第二芯片与所述第一芯片分开；

间隙充填材料，其被安置在所述第一芯片与所述第二芯片之间的间隙中；

第一金属插塞，其在所述第一芯片中，其中所述第一金属插塞穿过所述第一半导体衬底和所述电介质层，且接触所述第一金属层；

第一绝缘材料，其包围所述第一金属插塞，其中所述第一绝缘材料被所述第一半导体衬底包围；

第一电介质结构，其在所述第一半导体衬底的所述上表面上、在所述第二半导体衬底的所述上表面上以及在所述间隙充填材料上；

第一金属互连件，其在所述第一电介质结构中且在所述第一芯片上方，其中所述第一金属互连件连接到所述第一金属插塞；

第三芯片，其在所述第一电介质结构上方且在所述第一金属互连件上方，其中所述第三芯片包括具有在1与50微米之间的厚度的第三半导体衬底；

第二金属插塞，其在所述第三芯片中，其中所述第二金属插塞穿过所述第三芯片，且接触所述第一金属互连件；

第二绝缘材料，其包围所述第二金属插塞，其中所述第二绝缘材料被所述第三半导体衬底包围；

第二电介质结构，其在所述第三半导体衬底的上表面上；和

第二金属互连件，其在所述第二电介质结构中且在所述第三芯片上方，其中所述第二金属互连件连接到所述第二金属插塞。

2.根据权利要求1所述的系统级封装，其中所述载体包括硅衬底、玻璃衬底、陶瓷衬底、金属衬底和有机聚合物衬底中一者。

3.根据权利要求1所述的系统级封装，其中所述第一芯片包括以下一者：中央处理单元CPU芯片；图形处理单元GPU芯片；数字信号处理DSP芯片；快闪存储器芯片；动态随机存取存储器DRAM芯片；静态随机存取存储器SRAM芯片；无线局域网络WLAN芯片；基带芯片；逻辑芯片；模拟芯片；电源装置；调节器；电源管理装置；全球定位系统GPS芯片；蓝牙芯片；和芯片上系统SOC，其包括中央处理单元CPU电路区块、图形处理单元GPU电路区块、数字信号处理DSP电路区块、存储器电路区块、基带电路区块、蓝牙电路区块、全球定位系统GPS电路区块、无线局域网络WLAN电路区块和调制解调器电路区块中一者或一者以上。

4.根据权利要求1所述的系统级封装，其中所述第一半导体衬底的所述厚度是在2与20微米之间。

5.根据权利要求1所述的系统级封装，其中所述第二金属插塞进一步接触所述第三芯片的第二金属层，其中所述第二金属层是在所述第三半导体衬底之下。

6.根据权利要求1所述的系统级封装，其进一步包括在所述第二芯片中的第三金属插塞，其中所述第三金属插塞穿过所述第二半导体衬底且接触所述第二芯片的第二金属层，其中所述第二金属层是在所述第二半导体衬底的底表面之下，其中所述第一金属互连件进一步在所述第二芯片上方，且连接到所述第三金属插塞。

7.根据权利要求1所述的系统级封装，其中所述第一金属插塞穿过所述第一芯片，且接触所述载体的接触点。

8.根据权利要求1所述的系统级封装，其进一步包括在所述第一芯片中的第三金属插塞、在所述第二芯片中的第四金属插塞，以及在所述第一电介质结构中且在所述第一与第二芯片上方的第三金属互连件，其中所述第三金属插塞穿过所述第一半导体衬底且接触所述第一芯片的第二金属层，其中所述第二金属层是在所述第一半导体衬底的所述底表面之下，其中所述第四金属插塞穿过所述第二半导体衬底且接触所述第二芯片的第三金属层，其中所述第三金属层是在所述第二半导体衬底的底表面之下，其中所述第三金属互连件连接所述第三金属插塞和所述第四金属插塞。

9.根据权利要求1所述的系统级封装，其中所述第一芯片具有与所述第二芯片的电路设计不同的电路设计。