[发明专利]包括FIFO存储器的接口连接电路

说明书

技术领域

本发明涉及电子电路领域，且更具体地涉及包括先入先出(FIFO)存储器的接口连接电路。

背景技术

电子电路和计算机领域中，FIFO存储器是众所周知的且广泛用于实现许多不同应用中的接口连接电路。

它们尤其广泛用于而非仅仅用于图像和视频处理领域。

图1示出基于FIFO存储器的接口连接电路的总结构，该接口连接电路允许将通过引线99来自“数据产生者装置”100(诸如音频或图像传感器)的数据(诸如音频采样或像素)或可以认为已经在存储器150中可用的该数据，传输到“数据消费者装置”299(类似用于音频、视频或图像的信号处理装置)。该电路包括接口120，接口120通过数据总线151接收来自存储器150的数据。接口120用于在数据通过数据总线101转发到FIFO 100之前，对数据进行适当的格式化操作。由外部电路(图像或音频信号处理器)表示的“数据消费者装置”299通过ENABLE(使能)引线113和CLK_RD时钟(读出时钟)信号引线112控制对FIFO的读出。另一边，通过基于引线102传送的WR(写入)信号时钟的(反向的)WR信号103控制“数据产生者”100对FIFO的写入。分别在引线121和122上的两个附加的FIFO_FULL(FIFO满)和FIFO_empty(FIFO空)信号，分别用于向“数据产生者”100以及“数据消费者装置”299报告满存和空存的情况。

图1中表示的电路是一组熟知的电路的典型示例，且因此不需要对本领域技术人员详述任何进一步的介绍或开发。

简言之，足以想到这种电路广泛的用于实现很多不同的接口，诸如相机接口电路的图像和视频接口。

然而，可能想到图像传感器的分辨率的增加的总趋势，这导致在传感器/存储器间待传输的视频或图像接口电路的大量数据。

数据量的此激烈增加显然对FIFO电路产生显著的压力，FIFO电路必须以非常高速的时钟运行。

不断趋于更高速率，可能导致设计人员进行模拟接口以及相应的包含FIFO的接口连接电路的新的重设计。这种重设计将不可避免的导致不期望的更高的制造成本。

作为选择，可能希望即使不增加时钟电路的频率的情况下改进传统的基于FIFO的接口卡以便增加效率。

这就是本发明将要解决的技术问题。

发明内容

本发明的一个目的是提供一种用于基于FIFO存储器的接口连接电路的新的结构，该结构在数据传输上提供增加的数据速率。

本发明的另一目的是提供一种用于接口连接电路的增强的结构，该结构限制了连接两个电路所需要的FIFO存储器的尺寸。

本发明的又一目的是提供一种用于2G/3G移动终端基带电路的图像和视频系统的新的接口电路。

这些以及其他的目的是通过接口连接电路实现的，所述接口连接电路包括用于在第一系统(被称为《数据产生者》)和第二系统(被称为《数据消费者》)之间交换数据的先入先出(FIFO)存储器。该FIFO存储器被第一写控制信号(WR，CLK_WR)和第二读控制信号(ENABLE，Clk_Rd)控制。

所述接口连接电路还包括：

-冗余过滤器，所述冗余过滤器用于接收将要存储在所述FIFO中的N个数据(诸如音频或图像亮度样本Y₀，Y₁，Y₂...Y_n-1)的序列，以及用于产生冗余控制字，所述冗余控制字表示在所述序列中连续的相同数据的出现；

-装置，所述装置用于控制所述FIFO的所述第一和所述第二控制信号，以防止多个连续的相同数据(冗余样本)存入所述FIFO。

因此，所述冗余数据在写操作期间只是不写入到FIFO中，并且相反地，在读操作期间，ENABLE控制线没有激活，这导致(假设为冗余数据的)相同的输出数据再次出现在FIFO的输出接口。

这将导致传统的FIFO可使用更高的读时钟接口，这依赖于存储在存储器中的或者传感器采集的信息的冗余度。

对于音频样本或者像素(pel)，冗余度可能特别的明显，因此导致FIFO的性能的明显增加。

在一实施方式中，冗余过滤器产生待存储在FIFO中的过滤的数据Y₀，Y^*₁，Y^*₂....Y^*_n-1序列之外还产生所述冗余控制字。