[发明专利]具有多级状态信令的存储器系统和用于操作其的方法有效
申请号: | 201080035236.9 | 申请日: | 2010-06-21 |
公开(公告)号: | CN102483729A | 公开(公告)日: | 2012-05-30 |
发明(设计)人: | S.程 | 申请(专利权)人: | 桑迪士克科技股份有限公司 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 黄小临 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 多级 状态 存储器 系统 用于 操作 方法 | ||
1.一种存储器系统,包括:
状态电路,具有电连接到多个存储器芯片的每个的各个状态焊盘的公共状态节点;以及
多个电阻器,安置在该状态电路内,以定义分压器网络来用于在公共状态节点处生成不同电压电平,其中,所述不同电压电平的每个指示多个存储器芯片的具体操作状态组合,其中,多个存储器芯片的每个处于第一操作状态或第二操作状态中,且其中,所述不同电压电平在从电源电压电平延伸到参考地电压电平的电压范围内分布。
2.根据权利要求1的存储器系统,其中,所述多个存储器芯片的给定的存储器芯片包括在给定的存储器芯片的状态焊盘和参考地电势之间连接的开漏极器件,其中,当给定的存储器芯片处于第一操作状态时,开漏极器件使能流过给定的存储器芯片的状态焊盘向参考地电势的电流流动,且当给定的存储器芯片处于第二操作状态时,防止流过给定的存储器芯片的状态焊盘向参考地电势的电流流动。
3.根据权利要求1的存储器系统,其中,所述多个电阻器布置在所述多个存储器芯片内、所述多个存储器芯片外、或其组合。
4.根据权利要求1的存储器系统,其中,所述多个电阻器具有不同的电阻水平来定义多个存储器芯片的每一个的唯一的组合电阻,由此当电流流过多个存储器芯片的不同组合时在公共状态节点处生成不同的电压电平。
5.根据权利要求1的存储器系统,其中,所述多个电阻器具有相同的电阻水平,由此当电流流过不同数量的多个存储器芯片时在公共状态节点处生成不同的电压电平。
6.根据权利要求1的存储器系统,其中,给定的存储器芯片的第一操作状态是指示给定的存储器芯片正处理指令的忙操作状态,且其中,给定的存储器芯片的第二操作状态是指示给定的存储器芯片空闲且等待接收要处理的指令的准备就绪状态。
7.一种包括组件级状态指示器电路的存储器系统,包括:
多个存储器组件,每个包括定义为传送指示存储器组件状态的电信号的各个状态引脚;以及
多个电阻器,分别连接在多个存储器组件的状态引脚和系统级状态节点之间,所述多个电阻器的每个具有不同的电阻水平,其中,所述多个电阻器形成分压器网络,以便流过多个存储器组件的状态引脚的每个唯一组合的电流在系统级状态节点处生成唯一电压,以及
由此,所述唯一电压指示所述多个存储器组件中的哪些处于第一操作状态以及所述多个存储器组件中的哪些处于第二操作状态。
8.根据权利要求7的包括组件级状态指示器电路的存储器系统,其中,每个存储器组件包括至少一个存储器芯片,且其中,每个存储器芯片包括在各个状态焊盘和参考地电势之间连接的开漏极器件,其中,当所述存储器芯片处于第一操作状态时,开漏极器件定义为使能流过状态焊盘向参考地电势的电流流动,当所述存储器芯片处于第二操作状态时,定义为防止流过所述状态焊盘向参考地电势的电流流动。
9.根据权利要求8的包括组件级状态指示器电路的存储器系统,其中,在给定的存储器组件内的每个存储器芯片的每个状态焊盘连接到给定的存储器组件的状态引脚,以便流过给定的存储器组件内的任何存储器芯片的状态焊盘的电流对应于流过给定的存储器组件的状态引脚的电流。
10.根据权利要求7的包括组件级状态指示器电路的存储器系统,还包括:
上拉电阻器,连接在电源和系统级状态节点之间,以便当所有存储器组件处于第二操作状态时电源电压电平存在于系统级状态节点处。
11.根据权利要求7的包括组件级状态指示器电路的存储器系统,其中,给定的存储器组件的第一操作状态是指示给定的存储器组件正处理指令的忙操作状态,且其中,给定的存储器组件的第二操作状态是指示给定的存储器组件空闲且等待接收要处理的指令的准备就绪状态。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克科技股份有限公司,未经桑迪士克科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201080035236.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于检测电磁开关装置的开关状态的附加模块
- 下一篇:多核结构的用户级中断机制