[发明专利]用于加速模数转换器的方法和系统

权利要求书

1.一种校准模数转换器(ADC)的方法，该方法包括：

向采样保持(SH)电路提供具有已知准确性的第一模拟校准值；

在所述SH电路的输出稳定在预定公差内之前，使用所述SH电路采样所述第一模拟校准值以提供模拟校准信号；

使用所述ADC将所述模拟校准信号转换为第一数字转换信号；以及

在存储器中存储所述第一数字校准值和所述第一数字转换信号之间的差分。

2.如权利要求1所述的方法，其中提供所述第一模拟校准值包括：

根据校准时间确定在所述ADC的动态范围内的第一数字校准值；以及

将所述第一数字校准值转换为所述第一模拟校准值。

3.如权利要求1所述的方法，进一步包括：完全地放电所述SH电路以在采样所述模拟校准值之前使得所述SH电路的输出稳定。

4.如权利要求1所述的方法，另外包括：

确定在所述ADC的动态范围内的第二数字校准值；

将所述第二数字校准值转换为第二模拟校准值；

向所述SH电路提供第二模拟校准值；

充电所述SH电路直到所述SH电路的输出稳定在所述预定公差内；

放电所述SH电路；

在所述SH电路的输出稳定在所述预定公差内之前，使用所述ADC将所述SH电路的输出转换为第二数字转换信号；以及

在所述存储器中存储所述第二数字转换信号。

5.如权利要求4所述的方法，其中提供所述第二模拟校准值包括：

确定在所述ADC的动态范围内的第二数字校准值；以及

将所述第二数字校准值转换为所述第二模拟校准值。

6.如权利要求1所述的方法，为多个校准时间重复，其中在每个校准时间产生不同的数字校准值。

7.如权利要求4所述的方法，其中所述校准时间由具有可变延长时间的间隔分割。

8.如权利要求7所述的方法，其中所述校准时间由具有随机延长时间的间隔分割。

9.如权利要求6所述的方法，其中在每个校准时间，多个数字校准值之间的不同的数字校准值是随机产生的。

10.一种处理信号的方法，所述方法包括：

向采样保持(SH)电路的输入提供模拟输入信号；

根据所述模拟输入信号充电所述SH电路；

在所述SH电路的输出稳定在预定公差内之前，在预稳定时间将所述SH电路的输出转换为数字输出信号；

检索对应于所述数字输出信号的采样误差；以及

纠正所述数字输出信号以补偿所述检索的采样误差。

11.如权利要求10所述的方法，进一步包括：根据所述数字输出信号的至少一个采样值，在校准时间确定所述数字输出信号的值。

12.如权利要求11所述的方法，其中在所述校准时间确定所述数字输出信号的值包括：根据所述数字输出信号的至少一个采样值插入所述数字输出信号。

13.如权利要求10所述的方法，进一步包括：

在采样状态末端复位所述SH电路；以及

在复位之后并在所述SH电路的输出稳定在所述预定公差内之前，充电所述SH电路。

14.如权利要求13所述的方法，进一步包括：

检索对应于所述数字输出信号并和复位之后充电所述SH电路相关的复位误差；以及

纠正所述数字输出信号以补偿所述检索的复位误差。

15.一种校准模数转换器(ADC)的方法，所述方法包括：

向采样保持(SH)电路提供模拟校准值；

充电所述SH电路直到所述SH电路的输出稳定在预定公差内；

放电所述SH电路；

在放电之后并在所述SH电路的输出稳定在预定公差内之前，使用所述ADC将所述SH电路的输出转换为数字转换信号；以及

在数字信号处理器(DSP)的存储器中存储所述数字转换信号。