[发明专利]具有分级掺杂区的垂直结型场效应晶体管和二极管及其制造方法

说明书

本文使用的各部分的标题仅用于语言组织的目的，不应当理解为以任何形式对本发明所描述的主题的限制。

背景

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

场效应晶体管(FET)是一种常用于弱信号放大(例如用于放大无线信号)的晶体管类型。这种器件能够放大模拟或数字信号。这种器件也能够切换直流或者起到振荡器的作用。在FET中，电流流经被称为沟道的半导体路径。沟道的一端是被称为源极的电极。沟道的另一端是被称为漏极的电极。沟道的物理直径是固定的，但是通过在被称为栅极的控制电极上施加电压，可以改变沟道的有效电学直径。在任何给定的时刻，FET的导电性取决于沟道的电学直径。栅极电压的很小改变能够引起从源极到漏极的电流的很大变化从而使信号放大。

PiN二极管是在p型半导体与n型半导体区之间具有宽的、轻掺杂的“邻近”本征半导体区的二极管。肖特基势垒(JBS)二极管也称作混合PiN肖特基二极管，因为它包含PiN和肖特基势垒(也就是金属-半导体)结二者。

典型地，采用离子注入技术来制作半导体器件比如FET和PiN和JBS二极管。然而，离子注入需要在高温后退火，这会导致制造器件的时间增长并且对器件造成损伤。

因此，需要一种不包括离子注入的制造半导体器件(比如FET和PiN和JBS二极管)的改进方法。

发明内容

本发明提供了一种半导体器件，该半导体器件包括：

n型半导体基板；

所述基板上的n型半导体材料的漂移层(drift layer)；

所述漂移层上的p型半导体材料的多个栅极区，所述多个栅极区中的每一个栅极区都具有分级(graded)掺杂浓度，所述多个栅极区具有与所述漂移层邻近的下表面、与所述下表面相对的上表面以及侧壁，其中，所述多个栅极区的与所述下表面邻近的下部中的掺杂浓度低于所述多个栅极区的与所述上表面邻近的上部中的掺杂浓度；

所述器件的中心部分中的所述多个栅极区之间以及所述多个栅极区上的n型半导体材料沟道层，其中，在所述器件的中心部分，n型半导体材料的第二层覆盖了所述多个p型半导体材料区，并且其中，在所述器件的内周部分，一个或更多个栅极区没有被所述沟道层覆盖；

所述沟道层上的n型半导体材料的源极层；

所述源极层上的第一欧姆接触部(ohmic contact)；

所述器件的周边部分中暴露出的一个或更多个栅极区上的第二欧姆接触部；

所述基板上与所述漂移层相对的第三欧姆接触部；以及

第一、第二和第三欧姆接触部的每一个上的金属层。

本发明还提供了一种制作半导体器件的方法，该方法包括以下步骤：

在n型半导体材料的漂移层上外延生长p型半导体材料的栅极层，其中，所述栅极层具有与所述漂移层邻近的下表面和与所述下表面相对的上表面，其中，在外延生长期间增大所述栅极层中的掺杂浓度，使得所述栅极层的与所述下表面邻近的下部中的掺杂浓度小于所述栅极层的与所述上表面邻近的上部中的掺杂浓度，并且其中，所述漂移层在n型半导体基板上；

蚀刻穿所述栅极层以形成p型半导体材料的多个栅极区，所述多个栅极区中的每一个都具有上表面和侧壁；

在所述器件中心部分中的所述多个栅极区之间沉积n型半导体材料的沟道层，其中，在所述器件的所述中心部分，所述沟道层覆盖了所述p型半导体材料的多个栅极区，并且其中，在所述器件的内周部分，p型半导体材料的一个或更多个栅极区没有被所述沟道层覆盖；

在所述沟道层上沉积n型半导体材料的源极层；

在所述源极层上形成第一欧姆接触部；

在所述器件的所述内周部分中的一个或更多个栅极区上形成第二欧姆接触部；

在所述基板上与所述漂移层相对地形成第三欧姆接触部；以及

在第一、第二和第三欧姆接触部中的每一个上沉积金属层。

本发明还提供了一种半导体器件，该半导体器件包括：

n型半导体基板；

所述基板上的n型半导体材料的缓冲层；

所述缓冲层上的n型半导体材料的漂移层；

所述漂移层上的n型半导体材料的多个沟道区，所述多个沟道区中的每一个都具有与所述漂移层邻近的下表面、与所述下表面相对的上表面以及侧壁；

所述多个沟道区的所述上表面上的n型半导体材料的源极层；

所述源极层上的第一欧姆接触部；