[发明专利]向处理器核分配高速缓冲存储器关联性

说明书

背景技术

在包括个人计算机(PC)、服务器和嵌入式领域的主要市场份额中，多核处理器已作为主流计算平台而出现。随着给定芯片上处理器核的数目增长，对该芯片的本地存储器的潜在需求也增长。当处理器执行指令时，例如，处理器首先查看其片上高速缓存(cache)来找寻与该指令关联的数据，以避免更加耗时地在其他地方(例如，非片上或在主存芯片上)搜索该数据。多个处理器核可以共享单个高速缓存，无论是主高速缓存还是高速缓存分级结构内其他位置的高速缓存，例如L2或L3高速缓存。对于多个核，多个输入应用流在搜寻共享的高速缓存空间时可能彼此干扰，结果，可能导致共享的高速缓存并且因此导致处理器的工作效率不高。与多核有关的其他因素也可能降低效率。

然而，不是所有应用都大大受益于额外高速缓存资源的可用性。一个示例是流传输(streaming)应用，其中数据被取到高速缓存中，接受处理，然后不太可能被再次使用。因此，不同类型的应用以平等的优先级共享高速缓存空间，这可能导致高速缓存资源的非最优分配。由于对离片存储的额外要求，使用共享的高速缓存而导致的处理器核之间的冲突可能在等待时间和功率方面代价较高。

发明内容

大体上描述了一种技术，涉及具有多个处理器核以及由至少一些处理器核共享的高速缓冲存储器的多核处理器。多核处理器可以配置为向每个处理核单独地分配相应的高速缓冲存储器关联性级别。

在一个示例中，提供了一种计算系统。该计算系统可以包括多核处理器、高速缓冲存储器、以及耦接至多核处理器的高速缓存控制器。多核处理器可以包括多个单独的处理器核。高速缓冲存储器可以配置为对于多个单独处理器核中的至少一些是可访问的。高速缓存控制器可以配置为分配高速缓冲存储器内的存储空间。高速缓存控制器还可以配置为促进多个单独处理器核中的至少一些以相应的关联性级别来访问高速缓冲存储器，其中相应的关联性级别对于多个单独处理器核中的至少一些而言是不同的。

在另一示例中，提供了一种允许多个处理器核访问高速缓冲存储器的方法。该方法可以包括向多个处理器核中的每一个分配相应的高速缓冲存储器关联性级别。分配给多个处理器核中至少一个处理器核的高速缓冲存储器关联性级别可以不同于分配给多个处理器核中至少另一个处理器核的高速缓冲存储器关联性级别。该方法还可以包括促进多个处理器核中的每一个以分配的相应关联性级别来访问高速缓冲存储器。

在又一示例中，提供了一种计算机可访问介质，其上存储有计算机可执行指令，用于执行在计算系统中允许多个处理器核访问高速缓冲存储器的过程。该过程可以包括向多个处理器核中的每一个分配相应的高速缓冲存储器关联性级别。分配给多个处理器核中至少一个处理器核的高速缓冲存储器关联性级别可以不同于分配给多个处理器核中至少另一个处理器核的高速缓冲存储器关联性级别。该过程还可以包括允许多个处理器核中的每一个处理器以分配的相应关联性级别对高速缓冲存储器进行访问。

虽然公开了多个示例，但是根据下面的详细描述，其他示例对于本领域技术人员而言是明显的。明显可见，这里描述的系统、设备和方法可以在多个明显方面进行修改，这全部在这里教义的精神和范围内。因此，详细描述应视为本质上是示例性而非限制性的。

附图说明

根据以下说明和所附权利要求，结合附图，本公开的前述和其他特征将更加清楚。在认识到这些附图仅仅示出了根据本公开的一些示例且因此不应被认为是限制本公开范围的前提下，通过使用附图以额外的特征和细节来详细描述本公开。

附图中：

图1是示出了多核处理器的示意图；

图2是示出了共享高速缓冲存储器的示意图；

图3是示出了具有按处理器核分别分配的关联性级别的高速缓冲存储器示例的示意图；

图4是示出了多个处理器核的示例的框图，每个处理器核可以输出地址；

图5是示出了由多个处理器核输出的地址组成示例的示意图；

图6是配置为将高速缓冲存储器中存储的标签与来自处理器核的地址的一部分相比较的比较器的框图；

图7是示出了具有按处理器核分别分配的关联性级别的高速缓冲存储器另一示例的示意图；

图8是示出了高速缓存分配处理的框图；

图9是示出了高速缓存分配系统和处理的框图；以及

图10示出了存储有指令以将多核处理器配置为使处理线程为可高速缓存或不可高速缓存的任何计算机可读介质的示例，全部是根据本公开的至少一些示例而布置的。

具体实施方式