[发明专利]用于不同半导体裸片和/或晶片的半导体晶片到晶片结合

说明书

技术领域

本发明大体上涉及集成电路(IC)。更具体来说，本发明涉及制造堆叠式集成电路。

背景技术

半导体裸片包括在晶片中晶体管与其它组件的集合。通常，这些晶片为半导体材料，且特定来说为硅。半导体晶片经单一化或分割以形成半导体裸片。

可在例如堆叠式IC等产品的制造期间堆叠半导体晶片。晶片到晶片结合涉及在将半导体晶片单一化为半导体裸片之前堆叠半导体晶片。然而，晶片到晶片结合需要相等大小的晶片和裸片。堆叠IC通常包括不同类型或制造工艺的裸片。举例来说，堆叠式IC可具有堆叠于处理器上的存储器装置。在此状况下，存储器装置可能不占据与处理器所占据的裸片面积一样多的裸片面积。

当裸片未对准以用于晶片到晶片堆叠时，使用替代半导体制造技术。这些较低效的技术包括裸片到裸片结合、裸片到衬底结合和裸片到晶片结合。在裸片到衬底结合中，将裸片放置于来自两个晶片的衬底上、进行结合和封装以形成堆叠式裸片。在裸片到裸片结合中，个别地堆叠两个裸片、进行结合和封装以形成堆叠式裸片。在裸片到晶片结合中，将裸片个别地放置于晶片上、进行结合和封装。与晶片到晶片工艺相比，所有这些工艺均具有低产量。

因此，需要不同裸片和/或晶片大小的有效半导体制造。

发明内容

根据本发明的一个方面，一种用于具有第一裸片的第一晶片到具有第二裸片的经重构晶片的晶片到晶片结合的半导体制造工艺包括：对准所述经重构晶片的所述第二裸片，使得所述第二裸片上的第二互连与所述第一裸片上的第一互连对准。所述方法进一步包括：使所述经重构晶片与所述第一晶片耦合以产生晶片堆叠。

根据本发明的另一方面，一种晶片堆叠包括第一晶片，所述第一晶片具有拥有第一裸片互连结构的第一裸片。所述晶片堆叠还包括经重构晶片，所述经重构晶片具有拥有第二裸片互连结构的第二裸片和部分地环绕所述第二裸片的模制化合物。在所述经重构晶片上堆叠所述第一晶片，使得所述第二裸片互连结构与所述第一裸片互连结构对准。

根据本发明的又一方面，一种晶片堆叠包括具有第一裸片的第一晶片。所述晶片堆叠还包括用于布置第二裸片以与所述第一裸片对准的装置。

前文已相当广泛地概述本发明的特征和技术优势，以便可更好地理解以下具体实施方式。在下文中将描述形成本发明的权利要求书的主题的额外特征和优势。所属领域的技术人员应了解，所揭示的概念和特定实施例可容易用作修改或设计用于执行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，此类等效构造不脱离如所附权利要求书中所阐述的本发明的技术。当结合附图考虑时，从以下描述将更好地理解据信为本发明的特性的新颖特征(关于其组织和操作方法两者)以及其它目的和优势。然而，应明确地理解，图式中的每一者仅出于说明和描述的目的而提供，且不希望作为对本发明的限度的界定。

附图说明

为了实现对本发明的更完整理解，现参看结合附图所采取的以下描述。

图1为展示可有利地使用本发明的一实施例的示范性无线通信系统的框图。

图2为说明用于所揭示的半导体IC封装的电路、布局和逻辑设计的设计工作站的框图。

图3A为说明根据一个实施例的从其单一化第二层裸片的晶片的俯视图。

图3B为说明根据一个实施例的第一层晶片的俯视图。

图3C为说明根据一个实施例的经重构晶片的俯视图。

图3D为说明根据一个实施例的在示范性晶片到晶片结合之后的堆叠式晶片的俯视图。

图4A为说明根据一个实施例的半导体晶片的横截面图。

图4B为说明根据一个实施例的在单一化为半导体裸片且进行布置以与第一层裸片匹配之后的半导体晶片的横截面图。

图4C为说明根据一个实施例的在晶片重构之后的半导体晶片的横截面图。

图5为说明根据一个实施例的用于不同裸片和/或晶片的晶片到晶片结合的示范性工艺的流程图。

图6A为说明根据一个实施例的在不同大小的裸片和/或晶片的示范性结合之前的两个晶片的横截面图。

图6B为说明根据一个实施例的不同大小的裸片和/或晶片的示范性结合的横截面图。

图6C为说明根据一个实施例的在薄化之后不同大小的裸片和/或晶片的示范性结合的横截面图。

图6D为说明根据一个实施例的在半导体制造之后不同大小的裸片和/或晶片的示范性结合的横截面图。

图6E为说明根据一个实施例的在薄化之后不同大小的裸片和/或晶片的示范性结合的横截面图。