[发明专利]用于处理存储器装置中的阈值电压改变的方法、装置及系统

说明书

技术领域

本发明大体来说涉及半导体存储器装置、方法及系统，且更特定来说涉及用于处理存储器装置中的阈值电压改变的方法、装置及系统。

背景技术

通常提供存储器装置作为计算机或其它电子装置中的内部半导体、集成电路及/或外部可拆卸装置。存在许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器，以及其它类型的存储器。

快闪存储器装置针对各种各样的电子应用可用作易失性及非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。

快闪存储器的使用包括用于固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及其它电子装置的存储器。例如程序码等数据、用户数据及/或例如基本输入/输出系统(BIOS)等系统数据通常存储于快闪存储器装置中。

两种常见类型的快闪存储器阵列架构为“NAND”及“NOR”架构，如此称谓是因为每一者的基本存储器单元配置所布置的逻辑形式。NAND阵列架构将其存储器单元阵列布置成矩阵以使得阵列的一“行”中的每一存储器单元的控制栅极耦合到(且在一些情况中形成)存取线，存取线在此项技术中通常称作“字线”。然而，每一存储器单元不由其漏极直接耦合到数据线(其在此项技术中通常称作数位线，例如位线)。而是，阵列的存储器单元在共用源极与数据线之间源极到漏极串联耦合在一起，其中共同耦合到特定数据线的存储器单元称作“列”。

NAND阵列架构中的存储器单元可被编程到所要状态。举例来说，可将电荷置于存储器单元的电荷存储节点上或从电荷存储节点移除电荷以将单元置于若干个经编程状态中的一者中。举例来说，单电平单元(SLC)可表示两个状态，例如1或0。快闪存储器单元也可存储两个以上状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110。此些单元可称作多电平单元(MLC)。MLC可允许在不增加存储器单元的数目的情况下制造较高密度存储器，因为每一单元可表示一个以上数字，例如，一个以上位。举例来说，能够表示四个数字的单元可具有十六个经编程状态。

随着快闪存储器单元随时间经历编程、感测及擦除循环，存储器单元的电荷存储节点上的所存储电荷(例如，阈值电压(Vt))可改变，这可造成对存储器单元的错误感测。也就是说，存储器单元在对单元执行的感测操作期间的所确定状态可为除单元被编程到的状态以外的状态。一种追踪及/或补偿存储器单元的Vt改变的方法可包括在对存储器单元的感测(例如，读取)操作期间使用参考单元。然而，使用参考单元可增加存储器阵列的面积，减小阵列中存储器单元的数量，及/或增加与存储器装置相关联的电路的量。

发明内容

附图说明

图1是根据本发明的若干个实施例的非易失性存储器阵列的一部分的示意图。

图2A图解说明与根据本发明的若干个实施例编程的存储器单元相关联的若干个阈值电压(Vt)分布。

图2B图解说明与根据本发明的若干个实施例编程的存储器单元相关联的若干个Vt分布。

图3是与和根据本发明的若干个实施例编程的存储器单元相关联的Vt分布的若干个改变相关联的追踪增益及错误率的表格。

图4图解说明根据本发明的若干个实施例的存储器装置的框图。

图5图解说明根据本发明的若干个实施例的存储器的框图。

具体实施方式

本发明包括用于处理存储器装置中的阈值电压改变的方法、装置及系统。若干个实施例包括存储器单元阵列及具有耦合到所述阵列的感测电路的控制电路。控制电路经配置以在不使用参考单元的情况下确定与存储器单元相关联的阈值电压(Vt)的改变，且基于所确定的改变及在不使用参考单元的情况下调整感测电路。