[发明专利]裸片位置补偿

说明书

技术领域

本发明的实施例涉及具有多个半导体裸片的装置，且更明确地说，在一个或一个以上实施例中涉及堆叠式集成电路裸片及时钟信号。

背景技术

周期信号用于多种电子装置中。一种类型的周期信号是时钟信号，其可用以建立信号的时序或对信号执行操作的时序。举例来说，数据信号通常与时钟信号或数据选通信号同步地耦合到例如同步动态随机存取存储器(“SDRAM”)装置的存储器装置及从所述存储器装置耦合。更具体来说，读取数据信号通常与时钟信号或读取数据选通信号(其可与时钟信号同步)同步地从存储器装置耦合。读取数据选通信号通常由正输出读取数据信号的同一存储器装置产生。写入数据信号通常与时钟信号或写入数据选通信号(其也可与时钟信号同步)同步地锁存到存储器装置中。在例如存储器装置或存储器控制器的电子装置中产生的其它信号通常通过内部时钟信号来同步化或触发。举例来说，可在存储器装置中使用时钟信号来锁存写入数据及/或输出读取数据。通常使用延迟锁定回路在存储器装置中从内部时钟信号产生所述时钟信号。

在集成电路中使用延迟锁定回路来产生内部时钟信号的优点中的一者是集成电路中的各种延迟可通过延迟模型电路建模且在延迟锁定回路的反馈路径中用以补偿此些延迟。举例来说，在经由时钟树将时钟信号耦合到读取数据锁存器中的延迟可通过产生所述时钟信号的延迟锁定回路的反馈路径中的模型延迟器来建模。因此，可锁存读取数据且因此大致与时钟信号同步地从存储器装置输出所述读取数据，而不论时钟信号经由所述时钟树的传播延迟如何。

虽然各种技术(例如含有模型延迟器的延迟锁定回路)可在某种程度上减轻由集成电路中的传播延迟而引起的问题，但在使用多个半导体裸片的半导体装置中(例如在堆叠多个裸片的情形下)信号传播延迟的问题可变得更严重。更具体来说，即使可在每一裸片中补偿传播延迟，但在集成电路装置的每一裸片与外部电连接器(例如，端子)之间耦合信号时仍可存在传播延迟。参考图1，半导体装置10可包含4个半导体裸片12、14、16及18，其中的一些半导体裸片可彼此相同或彼此不同。裸片12到18可安装于衬底24的表面20上，且呈球栅阵列28的形式的外部端子可安装于衬底24的相对表面30上。球栅阵列28的球32中的一者可接收时钟信号(CLK”)，且多个其它球34(仅展示一个球)可接收及发射数据信号。球栅阵列28的个别球可经由相应内部球38而耦合到裸片12到18，所述相应内部球抵靠裸片12到18的每一表面而定位在邻近裸片之间或裸片12与衬底24之间。信号可通过内部电连接器(例如穿硅通孔(“tsv”)40)从裸片12到18的一个表面耦合到相对表面。

图2展示半导体装置52，其也包含堆叠式裸片12到18。半导体装置52可大致类似于图1的半导体装置10。因此，为简洁及清晰起见，将使用相同参考编号来识别相同组件。装置52通过使用接合线62、64、66、68作为内部电连接器以将全部或一些信号从衬底24耦合到裸片12到18而不同于装置10。然而，装置52也可使用内部球38来在裸片12到18之间耦合信号。

不论是使用图1或图2中所示的信号耦合技术还是使用某一其它技术，在外部电连接器28与裸片12到18之间耦合信号时的传播延迟可因不同裸片而不同。举例来说，CLK信号将由裸片12到18接收，其中从裸片12到裸片18的延迟越来越大。因此，举例来说，可从距电连接器28增加的距离处的裸片12到18输出读取数据。此外，将读取数据从裸片12到18中的每一者耦合到电连接器28时的传播延迟可从裸片12到裸片18增加。尽管来自装置10、50的读取数据可与CLK信号或某一其它信号同步地由外部装置锁存，但“数据眼”(在其期间所述读取数据是有效的)可对较远离电连接器28的裸片12到18变得越来越迟。更重要的是，来自裸片12到18的相应数据眼中的重叠可设定装置12到18的总体数据眼，在所述总体数据眼期间来自装置10、50的读取数据是有效的而不论是哪一个裸片始发了所述读取数据。因此，随着来自裸片12到18的相应数据眼中的共用数据有效时间重叠变得更小，数据眼的大小可变得更小。较小数据眼可使外部装置较难以正确地锁存来自装置10、50的读取数据。当存在工作循环畸变时，此偏斜数据眼问题变得更糟。对于其它类型的信号(例如写入数据信号)来说，可存在类似类型的问题。